发明名称 |
具有改善的开态电阻和击穿电压性能的半导体结构 |
摘要 |
在一个实施方案中,横向FET单元被形成在半导体材料本体中。此横向FET单元包括形成在漏接触与本体区之间的漂移区中的超结结构。此超结结构包括多个分隔开的填充的沟槽,这些填充的沟槽部分地界定具有相反或交替的导电类型的多重条形掺杂区。 |
申请公布号 |
CN1909245A |
申请公布日期 |
2007.02.07 |
申请号 |
CN200610105818.5 |
申请日期 |
2006.07.12 |
申请人 |
半导体元件工业有限责任公司 |
发明人 |
杜尚晖;詹姆斯·亚当斯;莫罕默德·奎达斯;拉杰什·S.·纳伊尔 |
分类号 |
H01L29/78(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种横向IGFET器件,包括:半导体衬底;形成在部分半导体衬底中的第一导电类型的漂移区;形成在邻近漂移区的半导体衬底中的第二导电类型的本体区;形成在本体区中的第一导电类型的源区;形成在漂移区中的第一导电类型的漏接触区;邻近本体区形成的栅结构;以及形成在漂移区中的超结结构,此超结结构包括一对分隔开的填充的条形沟槽、该对分隔开的填充的条形沟槽之间的第一导电类型的第一条形掺杂区和第二导电类型的第二条形掺杂区,其中,第一条形掺杂区的掺杂浓度高于漂移区的掺杂浓度,且其中,第一和第二条形掺杂区与该对分隔开的填充条形沟槽的底部表面完全不交叠。 |
地址 |
美国亚利桑那 |