用于多芯片封装的JTAG测试体系结构

摘要

一种测试通信路径设置在多芯片封装中的芯片之间。可从外部访问的JTAG输入和输出引脚提供给多芯片封装中的第一芯片，并且该第一芯片被配置成允许在这些JTAG引脚上接收的信号路由到该多芯片封装中的其它芯片。提供给第一芯片的控制信号控制JTAG信号到每个芯片的路由。

主权项

1.一种多芯片系统，包括：第一集成电路(100)，其耦接到可从外部访问的测试引脚(TMS、TCK、TDI、TDO、TRST)，和第二集成电路(200)，其耦接到第一集成电路(100)，其中第一集成电路(100)被配置用于给第二集成电路(200)提供通信路径以将测试信号从测试引脚(TMS、TCK、TDI、TDO、TRST)传送到第二集成电路(200)。