产生扩频及/或超频时钟的方法及其电路

摘要

本发明是一种产生扩频及/或超频时钟的电路，包括一第一级电路及一第二级电路，其中该第一级电路是利用吞相位及小数分频技术，实现高的频率分辨率，该第二级电路则利用锁相环，对该第一级电路的输出信号进行倍频处理，以拓扩频率范围。

主权项

1.一种产生扩频及/或超频时钟的电路，该电路包括：一第一级电路，是对该第一级电路的输入时钟信号，进行吞相位处理及小数分频处理至少其中之一，以产生一处理时钟信号；一第二级电路，耦接该第一级电路，是对该处理时钟信号，进行倍频处理以输出一输出时钟信号；其中，改变该第一级电路所包含的一累加器的输入信号，令该累加器对该第一级电路的输入时钟信号完成小数分频处理，以达到该输出时钟信号具有扩频的特性；其中，调整该累加器的输入信号，及该第二级电路所包含的一反馈分频器的除数因子，以达到该输出时钟信号具有超频的特性。