积体电路封装体之设计方法及制造方法

摘要

本发明系提供小型IC封装体之设计方法及制造方法，对于在封装体11a内部包含电路区块1、2，并且包含包括连接于电路区块1、2的高频端子之复数端子之既存IC封装体11，从IC封装体11去除电路区块2，并且不变更连接于电路区块1之高频端子的配置而削除封装体11a之有关第二电路区块的部分6，藉而设计只使用了电路区块1之新IC封装体12。藉此，可大幅缩短使用者的设计及调整期间。