| 主权项 |
1.一积体电路,包含: 一平均器,用以将输入之复数个位元数位乱数讯号 平均化,其中平均化指输出多个位元讯号之位元为 高电位的个数总和之事件,其发生之机率相等; 复数个线性取样与保持电路,用以取样输入电流, 并输出参数倍电流馈入一下级之非线性决定电路, 该参数倍的电流藉由复数个电晶体开关控制; 复数个非线性决定电路,用以接收来自该等线性取 样与保持电路之输出电流并据以判断其正负,输出 多位元真实数位乱数,另一输出藉由判断输入电流 之正负,输出加上或减去参数倍之电流,该参数倍 的电流藉由复数个电晶体开关控制;及 一时脉产生器,用以产生两个互不重叠且互为反相 的时脉信号,供应该等线性取样与保持电路使用。 2.如申请专利范围第1项之积体电路,其中该积体电 路是由半导体制程所制造。 3.如申请专利范围第1项之积体电路,其中该平均器 包括一数位逻辑、一同步开关及复数组栓锁器,用 以使输出讯号为高电位的位元个数的事件发生机 率相等。 4.如申请专利范围第1或3项之积体电路,其中该平 均器系用以使该等线性取样与保持电路之该参数 倍电流为等机率的发生。 5.如申请专利范围第1项之积体电路,其中该线性取 样与保持电路包括复数个电流源、复数个电晶体 构成之开关及二个取样电容,该输出电流为该输入 电流之参数倍,并根据该等电晶体构成之开关决定 该参数。 6.如申请专利范围第1项之积体电路,其中该非线性 决定电路包括复数个电流源及复数个电晶体构成 之开关,该输出电流为该输入电流加上或减去该参 数倍参考电流,并根据该等电晶体构成之该开关决 定该参数。 7.如申请专利范围第1或6项之积体电路,其中该非 线性决定电路系用以判断该输入电流之正负,并输 出该等数位乱数讯号。 图式简单说明: 第1图:本发明之较佳实施例; 第2图:1位元真实乱数产生器; 第3图:1位元真实乱数产生器之特性曲线; 第4图:线性取样与保持电路图; 第5图:非线性决定电路图; 第6图:平均器电路图;及 第7图:较佳实施例之3位元真实数位乱数输出。 |
