| 主权项 |
1.一种快闪记忆体装置,其包含: 复数个面,每一面包括复数个记忆体单元块; 复数个分页缓冲器,每一分页缓冲器对应于该等复 数个面之一者而配置,每一分页缓冲器锁存一将输 出至其对应面之输入资料位元,或锁存一将自该对 应面接收之输出资料位元; 复数个快取缓冲器,每一快取缓冲器对应于该等分 页缓冲器之一者而配置,每一快取缓冲器回应多个 快取输入控制讯号之一者而储存该输入资料位元 或该锁存之输出资料位元,且每一快取缓冲器回应 多个快取输出控制讯号之一者而将该储存之资料 位元传输至该对应分页缓冲器或一外部装置;及 一控制逻辑电路,其回应指令讯号及含有复数个位 元之晶片启用讯号而产生该等快取输入控制讯号 及该等快取输出控制讯号。 2.如请求项1之快闪记忆体装置,其中该控制逻辑电 路回应该指令讯号而产生一程式化指令、一读取 指令及一擦除指令中之一者,且回应一外部位址讯 号而产生列位址讯号及行位址讯号。 3.如请求项1之快闪记忆体装置,其中该晶片启用讯 号之位元数量等于该等面之数量。 4.如请求项2之快闪记忆体装置,其进一步包含: 一高电压产生器,其回应该程式化指令、该读取指 令及该擦除指令中之一者而产生偏压; 一X解码器,其基于该列位址讯号而选择包括于该 等面之每一者中之该等记忆体单元块之一者,且将 该等偏压提供给该选定之记忆体单元块;及 一Y解码器,其解码该行位址讯号及将该行位址讯 号施加于该等分页缓冲器, 其中,该等分页缓冲器回应该行解码讯号而部分或 全部地选择对应面之位元线,且将该等输入资料位 元输出至该等选定之位元线,或锁存自该等选定之 位元线接收之该等输出资料位元。 5.如请求项2之快闪记忆体装置,其中当该指令讯号 含有一分页程式化设定码时,该控制逻辑电路产生 该程式化指令,且当产生该程式化指令之后接收到 含有一确认码之该指令讯号时,该控制逻辑电路使 一就緖/忙碌讯号失效长达一第一预定时间。 6.如请求项5之快闪记忆体装置,其中该控制逻辑电 路在产生该程式化指令后,当在一第二预定时间期 间该等复数个位元被顺序地逐个改变为一预定逻 辑値时,在该第二预定时间期间顺序地逐个启用该 等快取输入控制讯号,且当在该第一预定时间期间 同时将该等复数个位元改变为该预定逻辑値时,在 该就緖/忙碌讯号失效时,同时启用该等快取输出 控制讯号;及 其中当该等快取输入控制讯号被顺序地逐个启用 时,该等快取缓冲器顺序地逐个储存该等输入资料 位元,且当该等快取输出控制讯号被同时启用时, 该等快取缓冲器将该等储存之资料位元同时输出 至该等分页缓冲器。 7.如请求项6之快闪记忆体装置,其中在储存该等储 存于该等快取缓冲器之最后一者中的输入资料位 元之后,在该第一预定时间期间同时将该等复数个 位元改变为该预定逻辑値。 8.如请求项2之快闪记忆体装置,其中当该指令讯号 含有一读取码时,该控制逻辑电路产生该读取指令 ,且当产生该读取指令后接收到该外部位址讯号时 ,该控制逻辑电路使一就緖/忙碌讯号失效长达一 第一预定时间。 9.如请求项8之快闪记忆体装置,其中该控制逻辑电 路在产生该读取指令后,同时启用该等快取输入控 制讯号,而该就緖/忙碌讯号失效,且当在一第二预 定时间期间该等复数个位元被顺序地逐个改变为 一预定逻辑値时,在该第二预定时间期间顺序地逐 个启用该等快取输出控制讯号;及 其中当该等快取输入控制讯号被同时启用时,该等 快取缓冲器储存自该等分页缓冲器接收之该等锁 存之输出资料位元,且当该等快取输出控制讯号被 顺序地逐个启用时,该等快取缓冲器将该等储存之 资料位元顺序地逐个输出至该外部装置。 10.如请求项9之快闪记忆体装置,其中当该控制逻 辑电路接收到该指令讯号时,该等复数个位元改变 为该预定逻辑値,当该就緖/忙碌讯号失效时,该等 位元被保持为该预定逻辑値。 11.如请求项9之快闪记忆体装置,其中在该等锁存 之输出资料位元被顺序地储存于该等快取缓冲器 中之后,在该第二预定时间期间该等复数个位元顺 序地逐个变为该预定逻辑値。 12.一种控制一多面型快闪记忆体装置之一程式化 操作的方法,该方法包含: 回应一指令讯号而产生一程式化指令; 将输入资料位元储存于对应于复数个面而配置之 快取缓冲器中; 回应该程式化指令而产生用于该程式化操作之偏 压; 根据列位址讯号及行位址讯号而选择该等复数个 面之每一者之记忆体单元块之一者; 将该等偏压施加于该选定之记忆体单元块;及 将储存于该等快取缓冲器中之资料位元输出至该 等复数个面。 13.如请求项12之方法,其中该储存输入资料位元之 步骤包含: 回应一晶片启用讯号而顺序地启用快取输入控制 讯号长达一预定时间; 回应该等快取输入控制讯号之一者而将该等输入 资料位元储存于该等快取缓冲器之一对应快取缓 冲器中;及 重复该启用快取输入控制讯号之步骤及该储存该 等输入资料位元之步骤,直至将该等输入资料位元 储存于该等快取缓冲器之该最后一者为止。 14.如请求项13之方法,其中该启用步骤包含:在产生 该程式化指令后,在该预定时间期间将该晶片启用 讯号之位元顺序地逐个改变为一预定逻辑値。 15.如请求项13之方法,其中该储存输入资料位元之 步骤进一步包含:在将该等输入资料位元储存于该 等快取缓冲器之该最后一者之后,在一预定时间期 间将该晶片启用讯号之位元同时改变为一预定逻 辑値。 16.如请求项12之方法,其中该输出步骤包含: 在产生该程式化指令之后,当在一第一预定时间期 间同时将一晶片启用讯号之位元改变为一预定逻 辑値时,在一第二预定时间期间同时启用快取输出 控制讯号; 回应该等快取输出控制讯号而将储存于该等快取 缓冲器中之资料位元输出至分页缓冲器,每一分页 缓冲器耦接至该等快取缓冲器之至少一者且对应 于该等复数个面而配置;及 将该等储存之资料位元之每一者锁存在该等分页 缓冲器中,并将该等锁存之资料位元之每一者输出 至该等复数个面。 17.一种控制一多面型快闪记忆体装置之一读取操 作之方法,该方法包含: 回应一指令讯号而产生一读取指令; 回应该读取指令而产生用于该读取操作之偏压; 根据列位址讯号及行位址讯号而选择该等复数个 面之每一者之记忆体单元块之一者; 将该等偏压施加于该选定之记忆体单元块; 将该等复数个面之输出资料位元同时储存于对应 于该等复数个面而配置之快取缓冲器中;及 将储存于该等快取缓冲器中之资料位元顺序地逐 个输出至一外部装置。 18.如请求项17之方法,其中该储存步骤包含: 将该等输出资料位元锁存在对应于该等复数个面 而配置之分页缓冲器中; 当产生该读取指令后一就緖/忙碌讯号失效时,同 时启用快取输入控制讯号;及 回应该等快取输入控制讯号而将该等锁存之资料 位元同时储存于耦接至该等分页缓冲器之该等快 取缓冲器中。 19.如请求项18之方法,其中该启用步骤包含:当产生 该读取指令时,将该晶片启用讯号之位元同时改变 为一预定逻辑値,且当使该就緖/忙碌讯号失效时, 将该位元保持于该预定逻辑値。 20.如请求项17之方法,其中该输出步骤包含: 回应一晶片启用讯号之位元而顺序地逐个启用快 取输出控制讯号一预定时间; 回应该等快取输出控制讯号之一已启用讯号而将 对应于该等快取缓冲器之一者而储存之该等资料 位元输出至该外部装置;及 重复该启用快取输出控制讯号之步骤及该输出步 骤,直至将储存于该等快取缓冲器中之该最后一者 中的该资料位元输出至该外部装置为止。 21.如请求项20之方法,其中该启用步骤进一步包含: 在将该等输出资料同时储存于该等快取缓冲器中 之后,在该预定时间期间将该晶片启用讯号之位元 顺序地逐个变为一预定逻辑値。 图式简单说明: 图1为习知快闪记忆体装置之方块图; 图2为有关于图1中展示之快闪记忆体装置之程式 化操作的时序图; 图3为习知快闪记忆体装置之方块图; 图4为有关于图3中展示之快闪记忆体装置之程式 化操作的时序图; 图5为有关于图3中展示之快闪记忆体装置之读取 操作的时序图;及 图6为比较性说明本快闪记忆体装置之程式化操作 所处理之资料输贯量及由单面型快闪记忆体装置 之程式化操作所处理之资料输贯量的图表。 |
