| 主权项 |
1.一种用以于运算系统中将资料从记忆体推入处 理单元的快取记忆体之装置,该装置包含: 请求预测逻辑装置,用来分析该处理单元对记忆体 之存取型样,且根据该等记忆体存取型样来预测该 处理单元的资料请求;以及 推送逻辑装置,用来对所预测将由该处理单元请求 的资料之每一快取行发出一推送请求,以及若该处 理单元接受该推送请求,则进送与该推送请求相关 联之该快取行至该处理单元,该处理单元将该快取 行置于该快取记忆体中。 2.如申请专利范围第1项之装置,进一步包含一前置 提取资料缓冲器,用来暂时储存预测将由该处理单 元所请求的该资料,而该资料系从该记忆体中取回 。 3.如申请专利范围第1项之装置,其中该运算系统包 含至少一个处理器,各个处理器包括至少一个处理 单元。 4.如申请专利范围第1项之装置,其中该请求预测逻 辑装置分析由该运算系统中的各个处理单元对记 忆体之记忆体存取型样,且根据该等记忆体存取型 样来预测各个处理单元的资料请求;以及该推送逻 辑装置将经预测将由各个处理单元所请求的资料 推入一被锁定目标之处理单元的一个快取记忆体 。 5.如申请专利范围第1项之装置,其中该运算系统包 含一相干性协定,用来在请求快取行被置于该处理 单元的快取记忆体中时,确保该运算系统中的各个 快取记忆体间的相干性。 6.一种运算系统,包含: 至少一个处理器,各个处理器包括与一快取记忆体 相关联的至少一个处理单元; 至少一个记忆体,用来储存可由该系统中的各个处 理单元存取的资料;以及 一集中式推送机构,用来辅助送至与来自该至少一 个记忆体的资料的资料流量,预测该系统中的各个 处理单元的资料请求,以及基于该至少一个处理器 中之一被锁定目标的处理单元之经预测资料请求, 而将资料主动推入该被锁定目标的处理单元之一 快取记忆体。 7.如申请专利范围第6项之运算系统,其中一个处理 单元对与该处理单元相关联的一快取记忆体中的 资料,有比该至少一个记忆体中的资料更快速的存 取。 8.如申请专利范围第6项之运算系统,进一步包含一 快取记忆体相干性协定,用以于预测将料该被锁定 目标的快取记忆体所请求的该资料置于该快取记 忆体中时,确保该运算系统中的各个快取记忆体间 之相干性。 9.如申请专利范围第6项之运算系统,其中该集中式 推送机构包含: 请求预测逻辑装置,用来分析该系统内各个处理单 元对记忆体之存取型样,且根据该等记忆体存取型 样来预测各个处理单元的资料请求;以及 推送逻辑装置,用来对所预测将由一处理单元请求 的资料之每一快取行发出一推送请求,以及若该处 理单元接受该推送请求,则进送与该推送请求相关 联之该快取行至该处理单元。 10.如申请专利范围第9项之运算系统,进一步包含 一前置提取资料缓冲器,用来于获预测将由一处理 单元所请求的资料被送至该处理单元前,暂时储存 该资料,且该资料系从该记忆体中取回。 11.如申请专利范围第6项之运算系统,其中该至少 一个处理器和该集中式推送机构系耦接至一滙流 排,该集中式推送机构系经由滙流排写入异动处理 来进送资料至该被锁定目标的处理单元。 12.如申请专利范围第11项之运算系统,其中该滙流 排包含一推送功能和一快取行写入异动处理,当该 集中式推送机构经由一快取行写入异动处理而将 一快取行进送至一被锁定目标的处理单元时,该推 送功能于该快取行写入异动处理期间即获启动而 可动作,其中一快取行写入异动处理包含该被锁定 目标的处理单元之身分识别动作。 13.如申请专利范围第12项之运算系统,其中经由一 快取行写入异动处理进送的一快取行,系由识别身 分匹配于该异动处理中被锁定目标的处理单元的 识别身分之一处理单元所索取。 14.如申请专利范围第6项之运算系统,其中该集中 式推送机构为一记忆体控制器。 15.一种用于使用集中式推送机构将资料推入处理 器快取记忆体之方法,该方法包含有下列步骤: 分析由一处理器对记忆体的一种记忆体存取型样; 基于该处理器的记忆体存取型样来预测该处理器 的资料请求; 对经预测将由该处理器请求的资料核发一推送请 求;以及 将该资料推送入该处理器的一个快取记忆体。 16.如申请专利范围第15项之方法,进一步包含于核 发该推送请求前,将该资料从一记忆体移至于该集 中式推送机构中的一缓冲器。 17.如申请专利范围第15项之方法,进一步包含在将 资料推入该处理器的该快取记忆体时,确保快取记 忆体的相干性。 18.如申请专利范围第15项之方法,其中核发该推送 请求的步骤包含对经预测将由该处理器所请求的 该资料之各快取行核发一推送请求。 19.如申请专利范围第15项之方法,其中推送资料之 一快取行的动作包含: 判定该处理器是否接受该推送请求; 若该处理器接受该推送请求,则: 进送该快取行至该处理器作为一滙流排异动处理, 以及 由该处理器从该滙流排索取该快取行;以及 否则, 再度尝试核发该推送请求。 20.如申请专利范围第19项之方法,进一步包含处理 从该滙流排所索取的快取行来确保快取记忆体相 干性。 21.如申请专利范围第19项之方法,其中进送该快取 行至该处理器作为一滙流排异动处理的步骤,包含 使用该滙流排之一快取行写入异动处理,以及让该 快取行写入异动处理之一推送功能可动作。 22.一种用于使用集中式推送机构将资料推入处理 单元之快取记忆体之方法,该方法包含有下列步骤 : 分析多个处理器中的各个处理单元对记忆体之记 忆体存取型样,各个处理器包括至少一个处理单元 ; 根据各个处理单元的记忆体存取型样来预测各个 处理单元的资料请求; 对经预测将由各个处理单元请求的资料,核发至少 一个推送请求;以及 将经预测将由一处理单元所请求的资料推入该处 理单元的一个快取记忆体。 23.如申请专利范围第22项之方法,其中预测资料请 求的步骤包含预测该等多个处理器中的多个处理 单元间的一个共通资料请求。 24.如申请专利范围第22项之方法,进一步包含于核 发该至少一个推送请求前,将经预测将由各个处理 单元所请求的该资料从一记忆体移动至一集中式 推送单元中的一缓冲器。 25.如申请专利范围第22项之方法,其中核发该至少 一个推送请求的步骤包含对经预测将由各个处理 单元所请求的该资料之各快取行,核发一推送请求 ,该推送请求包括一个被锁定目标的处理单元的识 别身分。 26.如申请专利范围第25项之方法,其中将资料之一 快取行推入一个被锁定目标的处理单元之一快取 记忆体的动作包含: 判定该被锁定目标的处理单元是否接受该推送请 求; 若该被锁定目标的处理单元接受该推送请求,则: 将该快取行进送至该等多个处理器作为一个滙流 排异动处理,该滙流排异动处理包括该快取行欲进 送对象的一处理单元之识别身分,以及 若该被锁定目标的处理器的识别身分匹配于该快 取行欲被进送对象的该处理器的识别身分,则由该 被锁定目标的处理器从该滙流排索取该快取行;以 及 否则, 再度尝试核发该推送请求。 27.如申请专利范围第26项之方法,其中进送该快取 行至该等多个处理器作为一滙流排异动处理的步 骤包含使用该滙流排的一个快取行写入异动处理, 以及让该快取行写入异动处理的一个推送功能可 动作。 28.如申请专利范围第26项之方法,进一步包含处理 该所索取的快取行来确保该等多个处理器中,全部 处理单元的快取记忆体间的相干性。 29.一种包含储存有资料之机器可读取媒体的物品, 该资料呈现一集中式推送机构,该机构包含: 请求预测逻辑组件,用来分析由一运算系统中之至 少一个处理单元对记忆体所作的记忆体存取型样, 且根据该等记忆体存取型样来预测该至少一个处 理单元的资料请求; 一前置提取资料缓冲组件,用来暂时储存经预测将 由该至少一个处理单元所请求的资料,该资料系从 一记忆体中取回;以及 推送逻辑组件,用来对所预测将由该至少一个处理 单元请求的资料之每一快取行,发出一推送请求, 以及若一被锁定目标的处理单元接受该推送请求, 则进送与该推送请求相关联之该快取行至该被锁 定目标的处理单元,该被锁定目标的处理单元将该 快取行置于快取记忆体中。 30.如申请专利范围第29项之物品,其中该资料呈现 一运算系统且包含硬体描述语言码。 31.如申请专利范围第29项之物品,其中该资料呈现 一运算系统,且包含呈现多个遮罩层串实体资料之 资料,该等遮罩层串实体资料表示于多个遮罩层之 各层的各个位置是否存在有材料。 32.一种包含储存有资料之机器可读取媒体的物品, 该资料在由一处理器结合模拟常式予以存取时,提 供一集中式推送机构的功能,该机构包括: 请求预测逻辑组件,用来分析由一运算系统中之至 少一个处理单元对记忆体所作的记忆体存取型样, 且根据该等记忆体存取型样来预测该至少一个处 理单元的资料请求; 一前置提取资料缓冲组件,用来暂时储存经预测将 由该至少一个处理单元所请求的资料,该资料系从 一记忆体中取回;以及 推送逻辑组件,用来对经预测将由该至少一个处理 单元请求的资料之每一快取行,发出一推送请求, 以及若一被锁定目标的处理单元接受该推送请求, 则进送与该推送请求相关联之该快取行至该被锁 定目标的处理单元,该被锁定目标的处理单元将该 快取行置于快取记忆体中。 33.如申请专利范围第32项之物品,其中该集中式推 送机构有助于送至与来自一记忆体的资料流量,且 可将资料主动推入一被锁定目标之处理单元之一 快取记忆体,该被锁定目标的处理单元存取该快取 记忆体中的资料比存取该记忆体中的资料更有效 率。 图式简单说明: 第1图为示意图,显示记忆体控制器可将资料主动 推入处理器的快取记忆体内部之一种单一处理器 运算系统; 第2图为流程图,显示假设使用MOESI快取记忆体协定 ,使用记忆体控制器来将资料推入单一处理器运算 系统中之处理器快取记忆体的实例处理程序; 第3图为略图,显示记忆体控制器可将资料主动推 入处理器快取记忆体之一种多处理器运算系统; 第4图及第5图为流程图,显示假设使用MOESI快取记 忆体协定,使用记忆体控制器来将资料推入多处理 器运算系统中之处理器快取记忆体的实例处理程 序;以及 第6图为略图,显示集中式推送机构可用来将资料 主动推入处理器快取记忆体之一种运算系统。 |
