| 主权项 |
1.一种频率倍增器,包含: 一输入传输线,接收一输入微波信号; 一输出传输线; 一第一电晶体,具有第一控制输入及一第一电流路 径,该第一控制输入系耦合至该输入传输线,该第 一电流路径第一端系连接至地; 一第二电晶体,具有一第二控制输入及一第二电流 路径,该第二控制输入系连接至地,该第二电流路 径第一端系耦合至该输入传输线; 连接于该第一电流路径之一第二端与该输出传输 线之间的一第一阻尼电阻,以及 连接于该第二电流路径之一第二端及该输出传输 线之间之一第二阻尼电阻, 其中决定该第二阻尼电阻値,使得该第二阻尼电阻 无法形成包含该第二电晶体与该输出传输线之一 拟振荡电路,并决定该第一阻尼电阻値,使得包括 该第一与第二电晶体之一回路增益少于1来抑制一 回路振荡。 2.根据申请专利范围第1项之频率倍增器,另包含: 连接于该输出传输线以陷扰一第二谐波之一短线 。 3.根据申请专利范围第1项之频率倍增器,另包含: 一电阻,连接至该第一控制输入,一DC偏压即藉此供 应至该第一控制输入; 一DC截止电容器,连接于该输入传输线及该第一控 制输入之间;及 一本身偏压电路连接于该输入传输线及接地之间 。 4.根据申请专利范围第2项之频率倍增器,另包含: 一电阻,连接至该第一控制输入,一DC偏压即藉此供 应至该第一控制输入; 一DC截止电容器,连接于该输入传输线及该第一控 制输入之间;及 一本身偏压电路连接于该输入传输线及接地之间 。 5.根据申请专利范围第4项之频率倍增器,另包含: 一传输线,连接于该输入传输线及该第二电流路径 该第一端之间。 6.根据申请专利范围第5项之频率倍增器,另包含: 一电容器,具有第一及第二电极,该第二电极系接 地;及 一传输线,连接于该第一电极及该输出传输线之间 。 7.根据申请专利范围第1项之频率倍增器,其中该第 一及第二电晶体系各为一场效电晶体。 8.根据申请专利范围第2项之频率倍增器,其中该第 一及第二电晶体系各为一场效电晶体。 9.根据申请专利范围第3项之频率倍增器,其中该第 一及第二电晶体系各为一场效电晶体。 10.根据申请专利范围第4项之频率倍增器,其中该 第一及第二电晶体系各为一场效电晶体。 11.根据申请专利范围第5项之频率倍增器,其中该 第一及第二电晶体系各为一场效电晶体。 12.根据申请专利范围第6项之频率倍增器,其中该 第一及第二电晶体系各为一场效电晶体。 13.根据申请专利范围第1项之频率倍增器,其中该 第一及第二电晶体系各为一双极电晶体。 14.根据申请专利范围第2项之频率倍增器,其中该 第一及第二电晶体系各为一双极电晶体。 15.根据申请专利范围第3项之频率倍增器,其中该 第一及第二电晶体系各为一双极电晶体。 16.根据申请专利范围第4项之频率倍增器,其中该 第一及第二电晶体系各为一双极电晶体。 17.根据申请专利范围第5项之频率倍增器,其中该 第一及第二电晶体系各为一双极电晶体。 18.根据申请专利范围第6项之频率倍增器,其中该 第一及第二电晶体系各为一双极电晶体。 19.根据申请专利范围第1项之频率倍增器,其中该 第一电流路径之该第一端系经由一通孔连接于一 接地平面; 其中该第二控制输入系经由该通孔连接于该接地 平面; 其中该等第一及第二电晶体与该等第一及第二阻 尼电阻系形成于一半绝缘基材之一第一平面,该接 地平面系形成于该半绝缘基材之一第二平面,且该 通孔系穿过该半绝缘基材形成。 20.根据申请专利范围第19项之频率倍增器,其更包 含: 连接于该输出传输线以陷扰一第二谐波之一短线 。 21.根据申请专利范围第19项之频率倍增器,其更包 含: 连接至该第一控制输入之一电阻,一DC偏压即藉该 电阻供应至该第一控制输入; 连接于该输入传输线及该第一控制输入之间之一 DC截止电容器;及 连接于该输入传输线及接地之间之一本身偏压电 路。 22.根据申请专利范围第19项之频率倍增器, 其中该第一与该第二电晶体各为一种场效电晶体 。 23.根据申请专利范围第19项之频率倍增器, 其中该第一与该第二电晶体各为一种双极电晶体 。 图式简单说明: 第1图系本发明第一实施例频率倍增器电路图。 第2图系本发明第二实施例频率倍增器电路图。 第3图系本发明第三实施例频率倍增器电路图。 第4图系实现第3图电路之半绝缘基材之设计图。 第5图系第4图沿V-V线之横截面放大图。 第6图系第4图沿VI-VI线之横截面放大图。 第7图系第4图沿VII-VII线之横截面放大图。 第8图系第4图沿VIII-VIII线之横截面放大图。 第9图系第4图4倍频率倍增器输入反射增益频率特 性图,另一为无阻尼电阻。 第10图系两频率倍增器输出反射增益频率特性图 。 第11图系两频率倍增器后向传输增益频率特性图 。 第12图系前向传输增益图及改变第4图4倍频率倍增 器之K因子,其频率为38GHz之毫米波,阻尼电阻范围 自0至30。 第13图系本发明第四实施例频率倍增器之电路图 。 第14图系先前技艺平衡式频率倍增器之电路图。 |
