在一焊垫下之低电容静电放电保护结构

摘要

本发明揭示一种实质上位于一积体电路焊垫下之静电放电保护结构。此静电放电保护结构系藉由将一正向二极体插入该焊垫与该静电放电箝制电路之间而作为一低电容结构来形成。将该静电放电保护结构放在该焊垫之下可消除寄生基板电容，并且使用由该插入的正向偏压二极体所形成的一寄生PNP电晶体。该静电放电保护结构包含实质上位于一欲受静电放电保护之焊垫下的相邻交替的P+与N+扩散体。使用金属通孔将该等P+扩散体连接至该焊垫金属，该等金属通孔穿过一位于该焊垫与该等P+与N+扩散体之间的绝缘层。该等N+扩散体系邻近该等P+扩散体。一N+扩散体围绕该等N+与P+扩散体，并将该等N+扩散体连接在一起，以便形成一完全围绕每一该等P+扩散体之连续的N+扩散体。一N-井系实质上位于该等N+与P+扩散体之下。该围绕的N+扩散体与其下面的该N-井之边缘部分重叠。该N+扩散体的一外侧部分，即与该N-井重叠的部分，系位于一P-井内。该P-井可能系该积体电路的基板。另一N+扩散体将围绕该等P+扩散体的N+扩散体包围起来。该另一N+扩散体系位于该P-井之中，并且有一场氧化物可能位于该N+扩散体与该另一N+扩散体之间。形成一 NPN场控电晶体，其中以该N+扩散体为该电晶体集极，以该P-井为该电晶体基极，并且以该另一N+扩散体为该电晶体射极。可藉由一导电连接，例如金属或低电阻半导体材料，将该另一N+扩散体(射极)连接至接地。

主权项

1.一种静电放电保护结构,其包含: 一积体电路,其具有一较轻掺杂的p型矽井(P-井); 一位于该P-井中之较轻掺杂的n型矽井(N-井); 复数个位于该N-井中之较重掺杂的p型矽扩散体(P+ 扩散体); 一位于该N-井中之第一较重掺杂的n型矽扩散体(N+ 扩散体),其中该第一N+扩散体围绕该等复数个P+扩 散体,并将该N-井重叠进该P-井; 一位于该P-井中之第二较重掺杂的n型矽扩散体(N+ 扩散体),其中该第二N+扩散体围绕该第一N+扩散体; 一焊垫,其系连接至该等复数个P+扩散体;以及 一连接,其系连接至该第二N+扩散体。 2.如请求项1之静电放电保护结构,其中该P-井系该 积体电路基板。 3.如请求项1之静电放电保护结构,其进一步包含一 位于该等第一与第二N+扩散体之间的场氧化物。 4.如请求项1之静电放电保护结构,其进一步包含该 积体电路之一较轻掺杂的n型矽基板(N-基板),其中 该P-井系在该N-基板中。 5.如请求项1之静电放电保护结构,其中该复数个P+ 扩散体为带形。 6.如请求项1之静电放电保护结构,其中该复数个P+ 扩散体为矩形。 7.如请求项1之静电放电保护结构,其中该复数个P+ 扩散体为方形。 8.如请求项1之静电放电保护结构,其中该焊垫系使 用一第一复数个导电通孔连接至该等复数个P+扩 散体。 9.如请求项1之静电放电保护结构,其中连接至该第 二N+扩散体之该连接系使用一第二复数个导电通 孔。 10.如请求项8之静电放电保护结构,其中第一复数 个导电通孔为金属。 11.如请求项8之静电放电保护结构,其中该第一复 数个导电通孔包含导电半导体矽。 12.如请求项9之静电放电保护结构,其中该第二复 数个导电通孔为金属。 13.如请求项9之静电放电保护结构,其中该第二复 数个导电通孔包含导电矽。 14.如请求项1之静电放电保护结构,其进一步包含 一第二连接,其使用一第三复数个导电通孔连接至 该第一N+扩散体的。 15.如请求项1之静电放电保护结构,其中该P-井系耦 合至接地。 16.如请求项1之静电放电保护结构,其中该P-井系耦 合至一共用的电源供应轨。 17.如请求项1之静电放电保护结构,其中该等复数 个P+扩散体、该第一N+扩散体以及该N-井系实质上 位于该焊垫之下。 18.一种静电放电保护结构,其包含: 一积体电路,其具有一较轻掺杂的p型矽井(P-基板); 一位于该P-基板中之较轻掺杂的n型矽井(N-井); 复数个位于该N-井中之较重掺杂的p型矽扩散体(P+ 扩散体),其中该复数个P+扩散体为矩形; 一位于该N-井中之第一较重掺杂的n型矽扩散体(N+ 扩散体),其中该第一N+扩散体围绕该复数个P+扩散 体,并将该N-井重叠进该P-井; 一位于该P-基板中之第二较重掺杂的n型矽扩散体( N+扩散体),其中该第二N+扩散体围绕该第一N+扩散 体; 一场氧化物,其位于该等第一与第二N+扩散体之间; 一焊垫,其系连接至该等复数个P+扩散体;以及 一连接,其系连接至该第二N+扩散体。 19.如请求项18之静电放电保护结构,其中该焊垫系 使用一第一复数个导电通孔连接至该复数个P+扩 散体。 20.如请求项18之静电放电保护结构,其中连接至该 第二N+扩散体之该连接系使用一第二复数个导电 通孔。 21.如请求项19之静电放电保护结构,其中该第一复 数个导电通孔为金属。 22.如请求项19之静电放电保护结构,其中该第一复 数个导电通孔包含导电半导体矽。 23.如请求项20之静电放电保护结构,其中该第二复 数个导电通孔为金属。 24.如请求项20之静电放电保护结构,其中该第二复 数个导电通孔包含导电半导体矽。 25.如请求项18之静电放电保护结构,其中该P-井系 耦合至接地。 26.如请求项18之静电放电保护结构,其中该P-井系 耦合至一共用的电源供应轨。 27.如请求项18之静电放电保护结构,其中该等复数 个P+扩散体、该第一N+扩散体以及该N-井系实质上 位于该焊垫之下。 28.一种用于保护积体电路免受静电放电损坏的系 统,该系统包含: 一静电放电保护结构,其用于一积体电路之复数个 输入与输出连接之至少一个连接,其中该静电放电 保护结构包含: 一积体电路,其具有一较轻掺杂的p型矽井(P-井); 一位于该P-井中之较轻掺杂的n型矽井(N-井); 复数个位于该N-井中之较重掺杂的p型矽扩散体(P+ 扩散体); 一位于该N-井中之第一较重掺杂的n型矽扩散体(N+ 扩散体),其中该第一N+扩散体围绕该复数个P+扩散 体,并将该N-井重叠进该P-井; 一位于该P-井中之第二较重掺杂的n型矽扩散体(N+ 扩散体),其中该第二N+扩散体围绕该第一N+扩散体; 一焊垫,其系连接至该复数个P+扩散体;以及 一连接,其系连接至该第二N+扩散体。 图式简单说明: 图1a说明根据本发明一示范性具体实施例之一静 电放电保护结构之一断面正视示意图; 图1b说明图1a所示的静电放电保护结构之平面示意 图; 图1c说明另一静电放电保护结构之平面示意图;以 及 图2说明图1之静电放电保护结构之一示意性电路 图。