| 主权项 |
1.一种差动放大电路,包括: 一低增益全差动放大器;以及 一高增益全差动放大器,与该低增益全差动放大器 并联; 其中,该低增益全差动放大器之正相输入端耦接该 高增益全差动放大器之正相输入端以及耦接该差 动放大电路之正相输入端,该低增益全差动放大器 之反相输入端耦接该高增益全差动放大器之反相 输入端以及耦接该差动放大电路之反相输入端,该 低增益全差动放大器之反相及正相输出端分别耦 接该高增益全差动放大器之正相及反相负载端; 其中,该高增益全差动放大器之反相及正相输出端 分别成为该差动放大电路之反相及正相输出端;以 及 其中,当该低增益全差动放大器施加偏压于该高增 益全差动放大器时,在一共模操作期间,该差动放 大电路之反相及正相输出端稳定,不受该等输入端 之变动影响。 2.如申请专利范围第1项所述之差动放大电路,其中 ,该低增益全差动放大器包括: 至少一电流源,耦接一第一及第二差动电流路径, 以接收该正相及反相输入端之信号; 一第一自我偏压负载,在该第一路径上且受该正相 输入端所控制,以产生该低增益全差动放大器之反 相输出端之信号,来作为该高增益全差动放大器之 一第一负载偏压输入端之信号,以产生该差动放大 电路之正相输出端之信号;以及 一第二自我偏压负载,在该第二路径上且受该反相 输入端所控制,以产生该低增益全差动放大器之正 相输出端之信号,来作为该高增益全差动放大器之 一第二负载偏压输入端之信号,以产生该差动放大 电路之反相输出端之信号。 3.如申请专利范围第2项所述之差动放大电路,其中 ,该正相及反相输入端藉由控制在该等电流路径上 之两PMOS电晶体之闸极,以控制该等电流路径。 4.如申请专利范围第2项所述之差动放大电路,其中 ,该电流源为一PMOS电晶体,耦接至一电压源。 5.如申请专利范围第2项所述之差动放大电路,其中 ,该低增益全差动放大器更包括一补充负载模组, 用以使电流转移并进入该第一及第二差动电流路 径。 6.如申请专利范围第5项所述之差动放大电路,其中 ,该补充负载模组为一输出级修改电路,具有一电 流镜电路,该电流镜电路与该等电流路径共同分享 该电流源,以修改该差动放大电路之该反相及正相 输出端之位准。 7.如申请专利范围第6项所述之差动放大电路,其中 ,该输出级修改电路具有两并联之NMOS电晶体,该等 NMOS电晶体之汲极耦接该电流源。 8.如申请专利范围第5项所述之差动放大电路,其中 ,该补充负载模组为一增益改善单元,用以增加该 差动放大电路之该正相及反相输出端之增益。 9.如申请专利范围第8项所述之差动放大电路,其中 ,该增益改善单元具有一第一及第二NMOS电晶体,该 第一及第二NMOS电晶体各自之闸极耦接至另一者之 汲极,以均分两差动电流路径之电流。 10.如申请专利范围第1项所述之差动放大电路,其 中,该高增益全差动放大器包括: 至少一电流源,提供沿着一第一及第二差动电流路 径之电流; 其中,该第一差动电流路径具有串联之一第一PMOS 电晶体及一第一NMOS电晶体,该第一PMOS电晶体之闸 极受该正相输入端所控制,该第一NMOS电晶体之闸 极耦接至该低增益全差动放大器之正相输出端; 其中,该第二差动电流路径具有串联之一第二PMOS 电晶体及一第二NMOS电晶体,该第二PMOS电晶体之闸 极受该反相输入端所控制,该第二NMOS电晶体之闸 极耦接至该低增益全差动放大器之反相输出端;以 及 其中,该第二NMOS电晶体之汲极成为该差动放大电 路之正相输出端,且该第一NMOS电晶体之汲极成为 该差动放大电路之反相输出端。 11.如申请专利范围第1项所述之差动放大电路,更 包括一第一及第二输出级单元,对应该差动放大电 路之正相及反相输出端,以增加输出端之信号振幅 及负载能力。 12.如申请专利范围第11项所述之差动放大电路,其 中,该第一及第二输出级单元各具有一PMOS电晶体, 一NMOS电晶体及一电容器,该PMOS电晶体耦接一高电 压源且具有受一偏压电压所控制之闸极,该NMOS电 晶体与该PMOS电晶体串联且具有受对应之该差动放 大电路之正相或反相输出端所控制之闸极,该电容 器提供耦合至对应之该差动放大电路之正相或反 相输出端之AC电压。 13.如申请专利范围第1项所述之差动放大电路,其 中该低增益及高增益全差动放大器共享至少一个 电流源,且该电流源耦接该低增益及高增益全差动 放大器之第一及第二差动电流路径。 14.如申请专利范围第13项所述之差动放大电路,其 中,该低增益全差动放大器包括: 一第一自我偏压负载,在该第一路径上且受该正相 输入端所控制,以产生该低增益全差动放大器之反 相输出端之信号,来作为该高增益全差动放大器之 一第一负载偏压输入端之信号,以产生该差动放大 电路之正相输出端之信号;以及 一第二自我偏压负载,在该第二路径上且受该反相 输入端所控制,以产生该低增益全差动放大器之正 相输出端之信号,来作为该高增益全差动放大器之 一第二负载偏压输入端之信号,以产生该差动放大 电路之反相输出端之信号。 15.如申请专利范围第14项所述之差动放大电路,其 中,该正相及反相输入端藉由控制在该等电流路径 上之两PMOS电晶体之闸极,以控制该等电流路径。 16.如申请专利范围第13项所述之差动放大电路,其 中,该低增益全差动放大器更包括一补充负载模组 ,用以使电流转移并进入该第一及第二差动电流路 径。 17.如申请专利范围第13项所述之差动放大电路,其 中,该高增益全差动放大器之该第一差动电流路径 具有串联之一第一PMOS电晶体及一第一NMOS电晶体, 该第一PMOS电晶体之闸极受该正相输入端所控制, 该第一NMOS电晶体之闸极耦接至该低增益全差动放 大器之正相输出端; 其中,该高增益全差动放大器之该第二差动电流路 径具有串联之一第二PMOS电晶体及一第二NMOS电晶 体,该第二PMOS电晶体之闸极受该反相输入端所控 制,该第二NMOS电晶体之闸极耦接至该低增益全差 动放大器之反相输出端;以及 其中,该第二NMOS电晶体之汲极形成该差动放大电 路之正相输出端,且该第一NMOS电晶体之汲极形成 该差动放大电路之反相输出端。 18.如申请专利范围第13项所述之差动放大电路,更 包括一第一及第二输出级单元,对应该差动放大电 路之正相及反相输出端,以增加输出端之信号振幅 及负载能力。 19.一种互补式金氧半全差动放大器,包括: 一低增益全差动放大器,具有一第一PMOS电晶体,当 该第一PMOS电晶体受一偏压电压所控制时,该第一 PMOS电晶体提供电流于一第一及第二差动电流路径 ,每一电流路径具有串联之PMOS电晶体及NMOS电晶体, 其中,该第一电流路径具有一第二PMOS电晶体及一 第一自我偏压NMOS电晶体,该第二PMOS电晶体受一第 一输入端所控制,该第一自我偏压NMOS电晶体之闸 极及汲极彼此耦接以形成一第一低增益偏压输出 端,且该第二电流路径具有一第三PMOS电晶体及一 第二自我偏压NMOS电晶体,该第二PMOS电晶体受一第 二输入端所控制,该第二自我偏压NMOS电晶体之闸 极及汲极彼此耦接以形成一第二低增益偏压输出 端;以及 一高增益全差动放大器,与该低增益全差动放大器 并联,具有一第四PMOS电晶体,当该第四PMOS电晶体受 一偏压电压所控制时,该第四PMOS电晶体提供电流 于一第三及第四差动电流路径,其中,该第三差动 电流路径具有串联之一第五PMOS电晶体及一第三 NMOS电晶体,该第五PMOS电晶体之闸极受控于该第一 输入端,该第三NMOS电晶体之闸极耦接该第二低增 益偏压输出端,且该第四差动电流路径具有串联之 一第六PMOS电晶体及一第四NMOS电晶体,该第六PMOS电 晶体之闸极受控于该第二输入端,该第四NMOS电晶 体之闸极耦接该第一低增益偏压输出端; 其中,一第一输出端形成于该第四NMOS电晶体之汲 极,且一第二输出端形成于该第三NMOS电晶体之汲 极;以及 其中,该低增益全差动放大器透过该第一及第二低 增益偏压输出端以施加偏压于该高增益全差动放 大器,使得在一共模操作期间,该第一及第二输出 端稳定,不受该等输入端之变动影响。 20.如申请专利范围第19项所述之互补式金氧半全 差动放大器,其中,该低增益全差动放大器更包括 一补充负载模组,用以使电流转移并进入该第一及 第二差动电流路径。 21.如申请专利范围第20项所述之互补式金氧半全 差动放大器,其中,该补充负载模组为一输出级修 改电路,具有一电流镜电路,该电流镜电路与该等 电流路径共同分享电流,以修改该第一及第二输出 端之位准。 22.如申请专利范围第21项所述之互补式金氧半全 差动放大器,其中,该输出级修改电路具有两并联 之NMOS电晶体,该等NMOS电晶体之汲极耦接该第一PMOS 电晶体之汲极。 23.如申请专利范围第20项所述之互补式金氧半全 差动放大器,其中,该补充负载模组为一增益改善 单元,用以增加该第一及第二输出端之增益。 24.如申请专利范围第23项所述之互补式金氧半全 差动放大器,其中,该增益改善单元具有一第五及 第六NMOS电晶体,该第五及第六NMOS电晶体各自之闸 极耦接至另一者之汲极,该第二及第五NMOS电晶体 之汲极彼此耦接,且该第一及第六NMOS电晶体之汲 极彼此耦接,该第一NMOS电晶体之传导系数大于该 第六NMOS电晶体之传导系数,且该第二NMOS电晶体之 传导系数大于该第五NMOS电晶体之传导系数。 25.如申请专利范围第21项所述之互补式金氧半全 差动放大器,更包括一第一及第二输出级单元,耦 接该第一及第二输出端,以增加输出信号振幅及负 载能力。 26.如申请专利范围第25项所述之互补式金氧半全 差动放大器,其中,该第一及第二输出级单元各具 有一PMOS电晶体,一NMOS电晶体及一电容器,该PMOS电 晶体耦接一高电压源且具有受该偏压电压所控制 之闸极,该NMOS电晶体与该PMOS电晶体串联且具有受 对应之该第一或第二输出端所控制之闸极,该电容 器提供相位补偿。 27.一种互补式金氧半全差动放大器,包括: 一低增益全差动放大器,具有一第一PMOS电晶体,当 该第一PMOS电晶体受一偏压电压所控制时,该第一 PMOS电晶体提供电流于一第一及第二差动电流路径 ,每一电流路径具有串联之PMOS电晶体及NMOS电晶体, 其中,该第一电流路径具有一第二PMOS电晶体及一 第一自我偏压NMOS电晶体,该第二PMOS电晶体受一第 一输入端所控制,该第一自我偏压NMOS电晶体之闸 极及汲极彼此耦接以形成一第一低增益偏压输出 端,且该第二电流路径具有一第三PMOS电晶体及一 第二自我偏压NMOS电晶体,该第二PMOS电晶体受一第 二输入端所控制,该第二自我偏压NMOS电晶体之闸 极及汲极彼此耦接以形成一第二低增益偏压输出 端;以及 一高增益全差动放大器,与该低增益全差动放大器 并联,具有一第四PMOS电晶体,当该第四PMOS电晶体受 一偏压电压所控制时,该第四PMOS电晶体提供电流 于一第三及第四差动电流路径,其中,该第三差动 电流路径具有串联之一第五PMOS电晶体及一第三 NMOS电晶体,该第五PMOS电晶体之闸极受控于该第一 输入端,该第三NMOS电晶体之闸极耦接该第二低增 益偏压输出端,且该第四差动电流路径具有串联之 一第六PMOS电晶体及一第四NMOS电晶体,该第六PMOS电 晶体之闸极受控于该第二输入端,该第四NMOS电晶 体之闸极耦接该第一低增益偏压输出端; 其中,一第一输出端形成于该第四NMOS电晶体之汲 极,且一第二输出端形成于该第三NMOS电晶体之汲 极; 其中,该低增益全差动放大器透过该第一及第二低 增益偏压输出端以施加偏压于该高增益全差动放 大器,使得在一共模操作期间,该第一及第二输出 端稳定,不受该等输入端之变动影响; 其中,一第一及第二输出级单元耦接该第一及第二 输出端,以增加输出信号振幅及负载能力。 28.如申请专利范围第27项所述之互补式金氧半全 差动放大器,其中该低增益全差动放大器更包括一 电流镜,该电流镜电路与该第一及第二电流路径共 同分享电流,以修改该第一及第二输出端之位准。 29.如申请专利范围第27项所述之互补式金氧半全 差动放大器,该低增益全差动放大器更包括一增益 改善单元,用以增加该第一及第二输出端之增益。 30.如申请专利范围第29项所述之互补式金氧半全 差动放大器,其中,该增益改善单元具有一第一及 第二NMOS电晶体,该第五及第六NMOS电晶体各自之闸 极耦接至另一者之汲极,该第二及第五NMOS电晶体 之汲极彼此耦接,且该第一及第六NMOS电晶体之汲 极彼此耦接,该第一NMOS电晶体之传导系数大于该 第六NMOS电晶体之传导系数,且该第二NMOS电晶体之 传导系数大于该第五NMOS电晶体之传导系数。 31.如申请专利范围第27项所述之互补式金氧半全 差动放大器,其中,该第一及第二输出级单元各具 有一PMOS电晶体,一NMOS电晶体及一电容器,该PMOS电 晶体耦接一高电压源且具有受该偏压电压所控制 之闸极,该NMOS电晶体与该PMOS电晶体串联且具有受 对应之该第一及第二输出端所控制之闸极,该电容 器提供相位补偿。 32.一种低电压互补式金氧半全差动放大器,包括: 一低增益全差动放大器,提供电流于一第一及第二 差动电流路径,每一该电流路径具有串联之PMOS电 晶体及NMOS电晶体,其中,该第一电流路径具有一第 一PMOS电晶体及一第一自我偏压NMOS电晶体,该第一 PMOS电晶体受一第一输入端所控制,该第一自我偏 压NMOS电晶体之闸极及汲极彼此耦接以形成一第一 低增益偏压输出端,且该第二电流路径具有一第二 PMOS电晶体及一第二自我偏压NMOS电晶体,该第二PMOS 电晶体受一第二输入端所控制,该第二自我偏压 NMOS电晶体之闸极及汲极彼此耦接以形成一第二低 增益偏压输出端;以及 一高增益全差动放大器,与该低增益全差动放大器 并联,提供电流于一第三及第四差动电流路径,其 中,该第三差动电流路径具有串联之一第一三PMOS 电晶体及一第三NMOS电晶体,该第三PMOS电晶体之闸 极受控于该第一输入端,该第三NMOS电晶体之闸极 耦接该第二低增益偏压输出端,且该第四差动电流 路径具有串联之一第四PMOS电晶体及一第四NMOS电 晶体,该第四PMOS电晶体之闸极受控于该第二输入 端,该第四NMOS电晶体之闸极耦接该第一低增益偏 压输出端; 其中,该等PMOS电晶体耦接一预设低电压源; 其中,一第一输出端形成于该第四NMOS电晶体之汲 极,且一第二输出端形成于该第三NMOS电晶体之汲 极; 其中,该低增益全差动放大器透过该第一及第二低 增益偏压输出端以施加偏压于该高增益全差动放 大器,使得在一共模操作期间,该第一及第二输出 端稳定,不受该等输入端之变动影响。 33.如申请专利范围第32项所述之低电压互补式金 氧半全差动放大器,该低增益全差动放大器包括: 一第一自我偏压负载,在该第一路径上且受该第一 输入端所控制,以产生该第一低增益偏压输出端之 信号,来作为该高增益全差动放大器之一第一负载 偏压输入信号,以产生该差动放大电路之第一输出 端之信号;以及 一第二自我偏压负载,在该第二路径上且受该第二 输入端所控制,以产生该第二低增益偏压输出端之 信号,来作为该高增益全差动放大器之一第二负载 偏压输入信号,以产生该差动放大电路之第二输出 端之信号。 34.如申请专利范围第32项所述之低电压互补式金 氧半全差动放大器,其中,该低增益全差动放大器 更包括一补充负载模组,用以使电流转移并进入该 第一及第二差动电流路径。 35.如申请专利范围第34项所述之低电压互补式金 氧半全差动放大器,其中,该补充负载模组为一输 出级修改电路,具有一电流镜电路,该电流镜电路 与该等电流路径共同分享该电流源,以修改该第一 及第二输出端之位准。 36.如申请专利范围第34项所述之低电压互补式金 氧半全差动放大器,其中,该补充负载模组为一增 益改善单元,用以增加该第一及第二输出端之增益 。 37.如申请专利范围第32项所述之低电压互补式金 氧半全差动放大器,更包括一第一及第二输出级单 元,耦接该第一及第二输出端,以增加输出信号振 幅及负载能力。 图式简单说明: 第1图表示根据本发明之并联全差动放大器装置之 示意图。 第2图表示第1图之并联全差动放大器装置之电路 图。 第3图系表示根据本发明第一实施例之并联全差动 放大装置。 第4图系表示根据本发明第二实施例之并联全差动 放大装置。 第5图系表示根据本发明第三实施例之并联全差动 放大装置。 第6图系表示根据本发明第四实施例之并联全差动 放大装置。 第7图系表示根据本发明第五实施例之并联全差动 放大装置。 |
