发明名称 利用考虑到巨集内端子配线而产生之网路表以估计信号延迟时间的设计方法及产生该网路表用之程式
摘要 一种根据由设计电路建立的第一网路表实施自动化布局的设计方法,包含:根据该第一网路表,布局出复数个设计电路的功能区块;将该等功能区块之间的配线之配线电阻及配线电容资讯添加到该第一网路表,建立第二网路表;藉由将每一功能区块内部连接至每一功能区块端子的配线之配线电阻与配线电容资讯添加到该第二网路表,建立第三网路表;以及由该第三网路表的资讯来估计延迟时间。
申请公布号 TW200705230 申请公布日期 2007.02.01
申请号 TW095112978 申请日期 2006.04.12
申请人 NEC电子股份有限公司 发明人 川原研太郎
分类号 G06F17/50(2006.01);G06F9/455(2006.01) 主分类号 G06F17/50(2006.01)
代理机构 代理人 周良谋;周良吉
主权项
地址 日本