| 摘要 |
本发明提供一种快闪记忆体装置及其制造方法，其包括一具有源极选择线、许多字线及汲极选择线之串结构(string structure)，一旦形成自行校准接触，一第一绝缘薄膜便填充于该等字线之间、该等字线与该等源极选择线之间及该等字线与该等汲极选择线之间。一间隔物系使用一第二绝缘薄膜而形成于该等源极选择线及该等汲极选择线之侧壁上。在此情况下，该第一绝缘薄膜具有一小于该第二绝缘薄膜之介电常数值的介电常数值。因此，可形成一稳定的自行校准接触；可使程式运作中之Vt干扰现象最小化；且可改良装置之运作速度。 |
