使用双稳压器之低抖动之时脉产生电路

摘要

本发明系关于一种时脉产生电路，尤其是关于一种可以产生低抖动之时脉产生电路，特征为针对锁相回路(phase–locked loop，PLL)中之充电泵(charge pump，CP)与压控震荡器(voltage–controlled oscillator，VCO)频率响应特性不同，分别以高通滤波之稳压器与低通滤波之稳压器来分别供应电压，使得影响这两者之频带外之杂讯被抑制，因而使得锁相回路产生之时脉相位稳定，降低峰到峰抖动(peak–to–peak jitter)降低。