页缓冲器电路及采用该电路读取和编程数据的方法

摘要

提供了一种减小了尺寸的页缓冲器电路、以及用于读取和编程数据的方法。在读取操作中，页缓冲器电路通过交替地使用高位或低位寄存器来读取数据位，而不管来自多电平元件的数据位是高位还是低位，从而减小了电路面积，并且改善了操作性能。

主权项

1.一种快闪存储器设备，包括：存储器元件阵列，包括多个多电平元件，每个元件被配置成存储至少两位数据，并耦接到至少一对位线；以及页缓冲器电路，耦接到该存储器元件阵列，并且包括：高位寄存器，响应于第一或第二读取控制信号，对检测节点的电压进行检测，并且根据检测结果存储第一或第二高检测数据位，并且响应于第一或第二高读取控制信号、以及通过输入/输出节点接收的输入数据位而存储第一或第二内部数据位；输出驱动电路，响应于第一高检测数据位、第二高检测数据位、第一内部数据位和第二内部数据位中的一个，生成输出数据位；低位寄存器，响应于第一或第二低读取控制信号，对检测节点的电压进行检测，并且根据检测结果存储第一或第二低检测数据位；第一传送电路，响应于第一编程控制信号，将输出数据位传送到检测节点；以及第二传送电路，响应于第二编程控制信号，将第一或第二低检测数据位传送到检测节点。