具有优化的存储器访问的数字信号处理器架构

摘要

一种方法和架构访问具有二相时钟的微处理系统中的统一存储器。该统一存储器是在第一指令周期期间访问的。当遇到程序代码不连续时，在指令周期期间以空访问来访问该统一存储器第一次。当如循环的最后一条指令的情况中那样以数据访问，或者如跳转指令的情况中那样以指令访问遇到程序代码不连续时，在指令周期期间访问该统一存储器第二次。

主权项

1.一种用于访问具有微处理器、一级流水线和二相时钟的微处理系统中的统一存储器，使得所有指令在单个周期中执行的方法，所述方法包括：(a)从所述统一存储器中取出程序指令；(b)确定所取的程序指令在单个指令周期期间是否需要三次统一存储器访问来正确执行所取的程序指令，所取程序指令的正确执行是指微处理器在单个指令周期中执行所取程序指令所请求的操作；(c)当确定所取程序指令需要三次统一存储器访问来正确执行所取程序指令时，在与所取程序指令相关联的指令周期期间以空访问来访问所述统一存储器第一次；(d)当确定所取程序指令需要三次统一存储器访问来正确执行所取程序指令时，在与所取程序指令相关联的指令周期期间从指令寄存器中取出下一程序指令；以及(e)当确定所取程序指令需要三次统一存储器访问来正确执行所取程序指令时，在与所取程序指令相关联的指令周期期间内以数据访问来访问所述统一存储器第二次。