发明名称 |
用于多线程并行处理器的指令 |
摘要 |
本发明揭示了一种基于硬件的并行多线程处理器。处理器包括协调系统功能的通用处理器和支持多个硬件线程或上下文(CONTEXT)的多个微引擎。处理器还包括存储控制系统,它具有根据存储器调用是否针对偶数存储区或奇数存储区排序存储器的第一存储控制器,还具有根据存储器调用是读调用还是写调用优化存储器调用的第二存储控制器。还揭示了根据执行上下文(上下文描述符:content descriptor)切换的转移的指令。 |
申请公布号 |
CN1296818C |
申请公布日期 |
2007.01.24 |
申请号 |
CN00815123.7 |
申请日期 |
2000.08.31 |
申请人 |
英特尔公司 |
发明人 |
G·沃尔瑞奇;M·J·艾迪莱塔;W·威勒;D·伯恩斯坦因;D·胡伯 |
分类号 |
G06F9/00(2006.01) |
主分类号 |
G06F9/00(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
孙敬国 |
主权项 |
1、一种操作多线程并行处理器的方法,其特征在于,包括如下步骤:指导具有多个微引擎的处理器将在指定的微引擎中当前运行的上下文交换到存储器,使另外的上下文在该微引擎中执行,并导致选择不同的上下文及相关的程序计数器,所述微引擎中的每一个都维持硬件中的多个程序计数器以及与该程序计数器相关的状态。 |
地址 |
美国加利福尼亚州 |