| 主权项 |
1.一种NAND快闪记忆体装置,含有: 形成于一半导体基板中之一三重N井,以电性保护 该半导体基板之一预定区域中的一些记忆体胞元; 两个或以上之形成于该三重N井中的三重P井;及 具有一些记忆体胞元串的一些胞元区块,其中该等 胞元区块系分别形成于三重P井上并分别共用一些 位元线。 2.如申请专利范围第1项之NAND快闪记忆体装置,其 中系以2的倍数之量形成该等三重P井。 3.一种NAND快闪记忆体装置,含有: 一半导体基板,且系于其中界定一记忆体胞元区域 及一周边区域; 一个或以上之形成于该半导体基板之记忆体胞元 区中的三重N井,以电性保护一些记忆体胞元; 形成于该半导体基板周边区域中之用于周边装置 的井; 一个或以上之形成于该等三重N井中的三重P井; 分别形成于该等三重P井上的一些胞元区块,其中 每个胞元区块皆具有共用一些位元线的一些记忆 体胞元串;及 形成于该等用于周边装置之井上的一些电晶体。 4.如申请专利范围第3项之NAND快闪记忆体装置,其 中系以2或3的倍数之量形成该等三重N井。 5.如申请专利范围第3项之NAND快闪记忆体装置,其 中系以1、2或3的倍数之量形成该等三重P井。 6.一种形成一NAND快闪记忆体装置井之方法,包含步 骤: 在一P型半导体基板上形成第一遮罩,且经由该第 一遮罩,整个胞元区会呈开放,或是该胞元区开放 的数量会为2或3的倍数; 使用该第一遮罩当作离子植入遮罩来执行N型离子 植入步骤,以在该P型半导体基板中形成一三重N井; 形成第二遮罩,且经由该第二遮罩,形成三重N井之 半导体基板10的整个三重N井区域会呈开放,或是该 三重N井区域开放的数量会为2或3的倍数;及 使用该第二遮罩当作一离子植入遮罩来执行P型离 子植入步骤,以在该三重N井中形成一三重P井。 7.如申请专利范围第6项之方法,其中系在该P型半 导体基板之胞元区中形成一三重N井,且在该三重N 井中形成两个三重P井。 8.如申请专利范围第6项之方法,其中系于该P型半 导体基板之胞元区中形成两个三重N井,并分别在 该两个三重N井中形成该等三重P井。 图式简单说明: 第1A图和第1B图为显示以说明一习知抹除动作之概 观图; 第2A图和第2B图为显示以说明根据本发明之一NAND 快闪记忆体装置之概观图; 第3图为说明抹除时间和抹除速度间关系之曲线图 ;及 第4A图和第4B图为说明在根据本发明之一NAND快闪 装置中形成一井之方法横截面图。 |
