| 主权项 |
1.一种可程式逻辑控制器之微处理器间之资料传 输方法,系将二微处理器定义为主机及副机,其特 征在于: 该主机及该副机分设有二相对应之输入/输出(I/O) 脚位,则该主机及该副机分别藉由其一之输入/输 出(I/O)脚位来传输及接收一资料讯号,并分别藉由 另一输入/输出(I/O)脚位来传输一时脉讯号至该副 机接收。 2.一种可程式逻辑控制器之微处理器间之资料讯 号编码方法,应用于微处理器间之资料传输,其中 该等微处理器分别定义为主机及副机,该主机及该 副机分别设有二相对应之输入/输出(I/O)脚位,该编 码方法包括有下列步骤: 将一资料讯号依据下列字元组编码,包括有一命令 码,系用以定义资料之初始値;一起始位址,系接续 于该命令码,用以定义资料之起始位址;一资料长 度,系接续于该起始位址,用以定义资料之长度;以 及至少一个以上之资料本体,系接续于该资料长度 ;其中该命令码之字元组系由八个资料位元、一个 检查位元及一个回应位元所组成; 将待送出之命令码之第一位元至第四位元固定为 逻辑0101状态,并根据一时脉讯号纪录该第一位元 至第四位元的传送时间; 当送出之命令码之第五位元为逻辑0状态时,依据 所送出之第一位元至第五位元所需之时间计算出 资料的传输速率; 当送出之命令码之第六位元时,确认传输该第六位 元所需之时间是否与先前所计算出之资料传输速 率相同;以及 若传输该第六位元所需之时间与先前所计算出之 资料传输速率相同则继续传送及/或接收资料。 3.如申请专利范围第2项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该命令码 之第一位元至第四位元系用以决定资料之传输速 率。 4.如申请专利范围第2项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该命令码 之第五位元系用以确认传输速率。 5.如申请专利范围第2项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该命令码 之第六位元至第八位元系用以定义资料之传输协 定。 6.如申请专利范围第5项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该第六位 元至第八位元若为000状态,则为十六位元读出模式 。 7.如申请专利范围第5项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该第六位 元至第八位元若为011状态,则为八位元读出模式。 8.如申请专利范围第5项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该第六位 元至第八位元若为101状态,则为十六位元写入模式 。 9.如申请专利范围第5项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该第六位 元至第八位元若为110状态,则为八位元写入模式。 10.如申请专利范围第2项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该命令码 之第九位元系为检查位元,即藉由传送一同位元以 检查资料传送时是否错误。 11.如申请专利范围第2项所述之可程式逻辑控制器 之微处理器间之资料讯号编码方法,其中该命令码 之第十位元系为回应位元,用以确认资料传输完整 。 图式简单说明: 第1图为本发明之电路方块示意图; 第2图为本发明之资料讯号格式示意图;以及 第3图为本发明之命令码及时脉讯号示意图。 |
