发明名称 适应式控制动态随机存取记忆体之更新间隔的方法
摘要 本发明提供一种找出适切的更新间隔的方法,适用于一动态随机存取记忆体晶片。该方法包含有:(a)侦测该 DRAM晶片是否处于刚启动的状态;(b)在刚启动状态时,提供一更新时脉,具有一更新间隔;(c)依据该更新时脉,使该DRAM晶片中的复数记忆胞进行自我测试;(d)变更该更新间隔,并重复该步骤(c),直到找到可以使该 DRAM晶片自我测试成功的最长更新间隔;以及(f)依据该最长更新间隔,定义该最适切的更新间隔,以提供该DRAM晶片于一般电源供应时,进行更新。本发明可以随着每个 DRAM晶片的不同,提供一个适切的更新间隔,以避免过短的更新间隔所造成的电能浪费。
申请公布号 TWI271743 申请公布日期 2007.01.21
申请号 TW092108886 申请日期 2003.04.17
申请人 华邦电子股份有限公司 发明人 苏源茂
分类号 G11C11/4072(2006.01) 主分类号 G11C11/4072(2006.01)
代理机构 代理人 洪澄文 台北市大安区信义路4段279号3楼;颜锦顺 台北市大安区信义路4段279号3楼
主权项 1.一种找出适切的更新间隔的方法,适用于一动态 随机存取记忆体(dynamic random access memory,DRAM)晶片, 包含有: (a)侦测该DRAM晶片是否处于刚启动(power-up)的状态; (b)在刚启动状态时,提供一更新时脉,具有一更新 间隔; (c)依据该更新时脉,使该DRAM晶片中的复数记忆胞 进行自我测试,该自我测试步骤包含有: 存入该等记忆胞一原始测试码; 以该更新时脉,对该等记忆胞进行数次更新动作; 以及 检测一被存入之记忆码是否与该原始测试码一致; (d)变更该更新间隔,并重复该步骤(c),直到找到可 以使该DRAM晶片自我测试成功的最长更新间隔;以 及 (f)依据该最长更新间隔,定义该最适切的更新间隔 ,以提供该DRAM晶片于一般电源供应时,进行更新。 2.如申请专利范围第1项之方法,其中,进行该自我 测试的步骤包含有: 如果该被存入之记忆码是否与该原始测试码一致, 则指出该自我测试成功;以及 如果该被存入之记忆码是否与该原始测试码不一 致,则指出该自我测试失败。 3.如申请专利范围第1项之方法,其中,定义该最适 切的更新间隔之步骤包含有下列步骤: 将该最长更新间隔加上一预设之差値,以作为该最 适切的更新间隔。 图式简单说明: 第1图为本发明之方法的流程示意图。 第2图为依据本发明的一环状震荡器。 第3图为第2图中的一反向器之电路图。 第4图为第3图中的控制电压产生电路示意图。
地址 新竹市新竹科学工业园区研新三路4号