| 主权项 |
1.一种非依电性记忆体装置,包含有: 一非依电性记忆机构,系具有由记忆资料之多数页 所构成之多数物理块者;及 一控制机构,系于改写记忆于前述记忆机构之资料 时,将写入之新资料写入与记忆有旧资料之物理块 不同之删除完毕之物理块者; 而前述控制机构于改写前述资料时,在将记忆于无 效之物理块之资料删除后,于该物理块之页写入前 述新资料。 2.如申请专利范围第1项之非依电性记忆体装置,其 中前述记忆机构具备: 一指定部,系选择并指定前述页之其中之一或前述 物理块之其中之一者;及 一页保持部,系预先将写入之资料保持于前述页者 ; 而前述控制机构于改写前述资料时,藉前述指定部 指定前述无效之物理块以执行删除,同时在执行前 述删除时,将进行写入之前述新资料传送至前述页 保持部,而于删除结束后,将前述新资料写入于该 物理块。 3.如申请专利范围第2项之非依电性记忆体装置,其 中前述控制机构于写入前述资料时,在将进行写入 之前述新资料传送至前述页保持部后,将用以指定 写入前述新资料之页之位址传送至前述指定部,而 于藉前述指定部选出之前述页写入前述新资料。 4.如申请专利范围第1项之非依电性记忆体装置,其 中前述记忆机构具备各自具有管理领域及资料领 域之多数记忆领域; 且前述管理领域具备对应于该管理领域所属之前 述记忆领域之位址转换表及有效块表,该位址转换 表系用以转换逻辑位址与物理位址者,而该有效块 表系用以显示于前述物理块是否有记忆有效资料 者; 而前述控制机构更具备一表保持部,系保持前述位 址转换表及前述有效块表者。 5.如申请专利范围第4项之非依电性记忆体装置,其 中前述控制机构依需要自前述记忆机构读取对应 于各个前述记忆领域之前述位址转换表及前述有 效块表,并保持于前述表保持部,同时,于改写前述 资料时,参照前述有效块表,以界定前述无效之物 理块,当前述资料之写入结束时,将前述位址转换 表及前述有效块表反映前述资料之改写而予以更 新,且将已更新之前述位址转换表及前述有效块表 写入至各自对应之前述管理领域。 6.一种非依电性记忆体,系具备: 多数物理块,系由记忆资料之非依电性之多数页所 构成者; 一指定机构,系选择并指定前述页之其中之一或前 述物理区块之其中之一者;及 一页保持机构,系预先将写入之资料保持于前述页 者;而前述页保持机构于前述指定机构所指定之前 述物理块之删除执行时,接受写入至前述页之资料 之传送。 7.一种控制装置,系进行非依电性记忆体之控制者, 该非依电性记忆体具有由记忆资料之非依电性之 多数页所构成之多数物理块,该控制装置并具备: 一控制机构,系于改写记忆于前述非依电性记忆体 之资料时,将写入之新资料写入与记忆有旧资料之 物理块不同之删除完毕之物理区块者; 而前述控制机构于改写前述资料时,在将记忆于无 效之物理块之资料删除后,于该物理块之页写入前 述新资料。 8.如申请专利范围第7项之控制装置,其中前述控制 装置更具备: 一保持机构,系保持用以转换逻辑位址与物理位址 之位址转换表及显示于前述物理块是否有记忆有 效之资料之有效块表者; 而前述控制机构于改写前述资料时,参照前述有效 块表以界定无效之物理块,当前述资料之改写结束 时,反映前述资料之改写而更新前述位址转换表及 前述有效块表。 9.一种非依电性记忆体之控制方法,包含有: 一控制步骤,系改写记忆于具有由记忆资料之多数 页所构成之多数物理块之非依电性记忆机构之资 料时,将写入之新资料写入至与记忆有旧资料之物 理块不同之删除完毕之物理块者; 在前述控制步骤中,于改写前述资料时,在将记忆 于无效之物理块之资料删除后,于该物理块之页写 入前述新资料。 10.如申请专利范围第9项之非依电性记忆体装置之 控制方法,其中前述非依电性记忆体装置之控制方 法更包含有一保持步骤,系保持用以转换逻辑位址 与物理位址之位址转换表及显示于前述物理块是 否记忆有有效之资料之有效块表者; 而前述控制步骤具有: 一界定步骤,系于改写前述资料时,参照前述有效 块表以界定无效之物理块者;及 一更新步骤,系当前述资料之改写结束时,反映前 述资料之改写而更新前述位址转换表及前述有效 块表者。 11.一种记录媒体,系记录有可由电脑读取之程式者 ,该程式系用以改写记忆于非依电性记忆体之资料 者,该非依电性记忆体具有由记忆资料之非依电性 之多数页所构成之多数物理块, 且该程式使电脑执行一控制步骤,系将写入之新资 料写入至与记忆有旧资料之物理块不同之删除完 毕之物理块者; 而在前述控制步骤中,于改写前述资料时,在将记 忆于无效之物理块之资料删除后,于该物理块之页 写入前述新资料。 图式简单说明: 第1图系显示为习知非依电性记忆体装置之记忆卡 构造之块图。 第2图系显示习知记忆卡之控制器构造之块图。 第3图系显示习知记忆卡之快闪记忆体构造之块图 。 第4(a)图及第4(b)图系显示习知记忆卡之位址转换 表、删除块表及快闪记忆体内部之资料之对应例 的模式图。 第5图系显示改写习知记忆卡之资料时之写入动作 的时间表。 第6图系显示改写习知记忆卡之资料时之删除动作 的时间表。 第7图系显示本发明非依电性记忆体装置之一实施 形态之记忆卡构造之块图。 第8图系显示实施形态之控制器构造之块图。 第9图系显示实施形态之快闪记忆体构造之块图。 第10图系显示实施形态之快闪记忆体之记忆胞阵 列之内部逻辑构造一例的模式图。 第11(a)图及第11(b)图系显示实施形态之位址转换表 、有效块表及快闪记忆体内部之资料之对应例的 模式图。 第12图系显示改写实施形态之记忆卡资料时之控 制器作之流程图。 第13图系显示改写实施形态之记忆卡资料时之动 作之时间表。 |
