发明名称 晶片嵌埋式构装结构及其制法
摘要 一种晶片嵌埋式构装结构及其制法,主要系提供具至少一开口之承载板;于该承载板之下表面形成一黏着层以封住该开口,并将至少一半导体晶片藉其非主动面而接置于该黏着层上,且容设于该承载板开口中;于该半导体晶片之主动面形成一保护层,并于该承载板上表面、保护层、承载板开口处表面形成一导电层;于该导电层上形成一图案化阻层以对应该承载板开口与该晶片所形成之间隙位置形成欲电镀开口;以及进行电镀制程,于该欲电镀开口中形成预定高度之一金属层,俾可藉由该金属层将晶片有效固定于该承载板开口中。
申请公布号 TWI271807 申请公布日期 2007.01.21
申请号 TW094109709 申请日期 2005.03.29
申请人 全懋精密科技股份有限公司 发明人 曾昭崇
分类号 H01L21/56(2006.01) 主分类号 H01L21/56(2006.01)
代理机构 代理人 陈昭诚 台北市中正区博爱路35号9楼
主权项 1.一种晶片嵌埋式构装结构之制法,系包括: 提供一具第一表面及第二表面之承载板,且于该承 载板中形成至少一贯穿的开口; 于该承载板之第二表面形成一黏着层,以封住该承 载板开口之一侧; 将至少一半导体晶片接置于该黏着层上且容设于 该承载板之开口中,其中,该半导体晶片具有一主 动面及与该主动面相对应之非主动面,该半导体晶 片系以其非主动面接置于该黏着层上; 于该半导体晶片之主动面形成一保护层; 于该承载板第一表面、该保护层表面、及对应该 承载板开口处之黏着层表面与该开口周缘表面形 成一第一导电层; 于该第一导电层上形成第一阻层,并定义出电镀开 口,该电镀开口系对应于该承载板开口与该半导体 晶片形成之间隙位置;以及 进行电镀制程以于该电镀开口中形成预定高度之 一第一金属层,以藉该第一金属层将该半导体晶片 定位于该承载板之开口。 2.如申请专利范围第1项之晶片嵌埋式构装结构之 制法,复包括:移除该第一阻层及其所覆盖之第一 导电层、该黏着层及该保护层。 3.如申请专利范围第1项之晶片嵌埋式构装结构之 制法,复包括: 移除该黏着层,并于该半导体晶片非主动面及承载 板第二表面之一侧形成第二导电层; 于该第二导电层上形成第二阻层,并定义出电镀开 口,该电镀开口系对应于该承载板开口位置;以及 进行电镀制程以于该电镀开口中形成第二金属层 。 4.如申请专利范围第1项之晶片嵌埋式构装结构之 制法,其中,该承载板系为金属板、绝缘板、及形 成有线路结构之电路板之其中一者。 5.如申请专利范围第1项之晶片嵌埋式构装结构之 制法,其中,该第一阻层为乾膜及液态光阻之其中 一者。 6.如申请专利范围第1项之晶片嵌埋式构装结构之 制法,其中,该第一阻层系利用印刷、旋涂或贴合 之其中一方式而形成于该导电层上,并藉由曝光、 显影而加以图案化者。 7.如申请专利范围第1项之晶片嵌埋式构装结构之 制法,其中,该第一金属层可选自铅、锡、银、铜 、金、铋、锑、锌、镍、锆、镁、铟、碲以及镓 金属所构成群组之其中一者。 8.如申请专利范围第1项之晶片嵌埋式构装结构之 制法,其中,该半导体晶片之主动面具有多数电极 垫。 9.如申请专利范围第3项之晶片嵌埋式构装结构之 制法,复包括:移除该第一阻层及其所覆盖之第一 导电层、该第二阻层及其所覆盖之第二导电层、 以及该保护层。 10.如申请专利范围第3项之晶片嵌埋式构装结构之 制法,其中,该第二阻层为乾膜及液态光阻之其中 一者。 11.如申请专利范围第3项之晶片嵌埋式构装结构之 制法,其中,该第二阻层系利用印刷、旋涂或贴合 之其中一方式而形成于该导电层上,并藉由曝光、 显影而加以图案化者。 12.如申请专利范围第3项之晶片嵌埋式构装结构之 制法,其中,该第二金属层可选自铅、锡、银、铜 、金、铋、锑、锌、镍、锆、镁、铟、碲以及镓 金属所构成群组之其中一者。 13.一种晶片嵌埋式构装结构,系包括: 一承载板具有第一表面及第二表面,且该承载板具 有至少一开口, 至少一半导体晶片,系容设于该承载板之开口中; 以及 一金属层,系形成于该承载板开口与该半导体晶片 形成之间隙中。 14.如申请专利范围第13项之晶片嵌埋式构装结构, 复包括:一导电层,其系形成于该承载板开口处表 面及该开口周缘表面,而该金属层系形成于该导电 层上。 15.如申请专利范围第13项之晶片嵌埋式构装结构, 其中,该承载板系为金属板、绝缘板、及形成有线 路结构之电路板之其中一者。 16.如申请专利范围第13项之晶片嵌埋式构装结构, 其中,该半导体晶片之主动面系具有多数电极垫。 17.一种晶片嵌埋式构装结构,系包括: 一承载板具有第一表面及第二表面,且该承载板具 有至少一贯穿的开口; 至少一半导体晶片,系容设于该承载板之开口中; 一第一金属层,系形成于该承载板开口与该半导体 晶片所形成之间隙中;以及 第二金属层,系对应形成于该承载板第二表面侧之 该半导体晶片之非主动面上。 18.如申请专利范围第17项之晶片嵌埋式构装结构, 复包括一第一导电层,其系形成于该承载板开口处 表面及该开口周缘表面,而该第一金属层系形成于 该第一导电层上。 19.如申请专利范围第17项之晶片嵌埋式构装结构, 其中,该第二金属层与该半导体晶片之间复具有一 第二导电层。 20.如申请专利范围第17项之晶片嵌埋式构装结构, 其中,该,该承载板系为金属板、绝缘板、及形成 有线路结构之电路板之其中一者。 21.如申请专利范围第17项之晶片嵌埋式构装结构, 其中,该第二金属层之面积系大于半导体晶片之面 积。 22.如申请专利范围第17项之晶片嵌埋式构装结构, 其中,该第二金属层之面积系小于半导体晶片之面 积。 图式简单说明: 第1图系为习知整合有半导体晶片之封装结构剖面 示意图; 第2A图至第2F图系为本发明之晶片嵌埋式构装结构 之制法第一实施例之剖面示意图;以及 第3A图至第3I系为本发明之晶片嵌埋式构装结构之 制法第二实施例之剖面示意图。
地址 新竹市科学园区力行路6号