| 主权项 |
1.一种薄膜电晶体,适于配置在一可挠性基板上,该 薄膜电晶体包括: 一闸极,配置于该可挠性基板上; 一闸绝缘层,配置于该可挠性基板上,以覆盖该闸 极; 一通道层,配置于该闸绝缘层上,其中该通道层位 于该闸极上方,而该通道层具有至少一第一接触区 以及多个第二接触区,且该第一接触区位于该些第 二接触区之间; 一第一导体图案,配置于部分之该闸绝缘层以及该 通道层之该第一接触区上;以及 一第二导体图案,配置部分之该闸绝缘层以及该通 道层之该些第二接触区上,其中该第一导体图案与 该第二导体图案彼此电性绝缘。 2.如申请专利范围第1项所述之薄膜电晶体,其中该 第一接触区的数量为1个,而该些第二接触区的数 量为2个。 3.如申请专利范围第2项所述之薄膜电晶体,其中该 第一接触区位于该通道层的中间,且该些第二接触 区分别位于该第一接触区的两侧。 4.如申请专利范围第1项所述之薄膜电晶体,其中该 通道层之材质为非晶矽。 5.如申请专利范围第1项所述之薄膜电晶体,其中该 通道层之材质为微晶矽。 6.如申请专利范围第1项所述之薄膜电晶体,其中该 第一导体图案包括一覆盖住该第一接触区之汲极, 而该第二导体图案包括: 多个源极,覆盖住该些第二接触区;以及 一资料线,与该些源极连接。 7.如申请专利范围第6项所述之薄膜电晶体,其中该 些源极与该汲极的延伸方向平行于该资料线的延 伸方向。 8.如申请专利范围第6项所述之薄膜电晶体,其中该 些源极与该汲极的延伸方向垂直于该资料线的延 伸方向。 9.如申请专利范围第1项所述之薄膜电晶体,其中该 第一导体图案包括一覆盖住该第一接触区之汲极, 而该第二导体图案包括: 一源极;以及 一资料线,与该源极连接,其中该源极以及该资料 线覆盖住该些第二接触区。 10.如申请专利范围第9项所述之薄膜电晶体,其中 该源极与该汲极的延伸方向平行于该资料线的延 伸方向。 11.如申请专利范围第1项所述之薄膜电晶体,其中 该第二导体图案包括多个覆盖住该些第二接触区 之汲极,而该第一导体图案包括: 一源极,覆盖住该第一接触区;以及 一资料线,与该源极连接。 12.如申请专利范围第11项所述之薄膜电晶体,其中 该源极与该些汲极的延伸方向平行于该资料线的 延伸方向。 13.如申请专利范围第11项所述之薄膜电晶体,其中 该源极与该些汲极的延伸方向垂直于该资料线的 延伸方向。 图式简单说明: 图1是习知之一种薄膜电晶体之布局示意图。 图2A是习知之另一种薄膜电晶体之布局示意图。 图2B是薄膜电晶体的闸极与通道层发生Y轴方向上 之误对准时的示意图。 图3A是依照本发明第一实施例之薄膜电晶体的布 局示意图。 图3B是第一实施例之薄膜电晶体发生误对准时的 示意图。 图4A是依照本发明第二实施例之薄膜电晶体的布 局示意图。 图4B是第二实施例之薄膜电晶体发生误对准时的 示意图。 图5A是依照本发明第三实施例之薄膜电晶体的布 局示意图。 图5B是第三实施例之薄膜电晶体发生误对准时的 示意图。 图6A是依照本发明第四实施例之薄膜电晶体的布 局示意图。 图6B是第四实施例之薄膜电晶体发生误对准时的 示意图。 图7A是依照本发明第五实施例之薄膜电晶体的布 局示意图。 图7B是第五实施例之薄膜电晶体发生误对准时的 示意图。 |
