发明名称 电子零件之制造方法、母基板、以及电子零件
摘要 透过绝缘层积层有复数个导体图案之电子零件的制程中,于层面隔着间隔形成有复数个导体图案4,5,7,8之导体图案层,系与绝缘层10~13交互积层。以此方式制作出之积层体,系藉由积层导体图案4,5,7,8所形成之复数个电子零件1的集合。之后,以沿积层方向之力加压于其积层体,接着,依照沿各电子零件1之边界所设定的切割线来切割积层体,并分割出各电子零件1。在用以切割出复数个电子零件1用之母基板的切割除去区域Z内,形成尺寸小于该区域内之除去虚拟图案18。在电子零件1上,将未与导体图案4,5,7,8电气连接之浮接虚拟图案15、和切割除去区域Z隔着间隔来形成。
申请公布号 TWI271751 申请公布日期 2007.01.21
申请号 TW094118978 申请日期 2005.06.09
申请人 村田制作所股份有限公司 发明人 工藤和秀;松永季
分类号 H01F17/00(2006.01) 主分类号 H01F17/00(2006.01)
代理机构 代理人 林镒珠 台北市中山区长安东路2段112号9楼
主权项 1.一种电子零件之制造方法,系将导体图案层透过 绝缘层来加以积层,且将复数个导体图案层积层为 一体,其特征在于: 将沿层面方向隔着间隔形成有复数个导体图案之 导体图案层、与绝缘层交互积层,来制作构成电子 零件之导体图案积层部位之复数集合所形成的积 层体; 在沿积层方向对该积层体施加力量将其加压成一 体后,依照沿构成各电子零件之导体图案积层部位 边界的切割线来切割该积层体,并分割成各个电子 零件; 于该复数积层之导体图案层中至少1个导体图案层 ,在其表面积层绝缘层之前,于藉由该切割所切削 除去之区域内形成尺寸小于该切割除去区域内之 除去虚拟图案; 又,于构成该各电子零件之导体图案积层部位中至 少1个导体图案层,在其表面积层绝缘层之前,将未 与构成电子零件之导体图案电气连接的浮接虚拟 图案,与切割除去区域隔着间隔配置形成于切割除 去区域外侧附近。 2.如申请专利范围第1项之电子零件之制造方法,其 中,系于复数个导体图案层中1个以上之导体图案 层,将浮接虚拟图案与除去虚拟图案于相同导体图 案层之层面方向、隔着间隔相邻配置,形成于此同 一导体图案层之电子零件构成用导体图案、浮接 虚拟图案、以及除去虚拟图案,系以相同材料、且 同时制程制作。 3.如申请专利范围第1项之电子零件之制造方法,其 中,系在与一导体图案层之除去虚拟图案重叠的位 置,配置未形成除去虚拟图案之另一导体图案层, 于该另一导体图案层,形成从构成该另一导体图案 层之电子零件的导体图案延伸、横越切割除去区 域的延展导体,并将该一导体图案层之除去虚拟图 案与另一导体图案层之该延展导体设于重叠的位 置。 4.如申请专利范围第1项之电子零件之制造方法,其 中,在与一导体图案层之浮接虚拟图案重叠的位置 配置未形成浮接虚拟图案之另一导体图案层的导 体图案,该一导体图案层之浮接虚拟图案与该另一 导体图案层之导体图案一部分系设于重叠的位置 。 5.如申请专利范围第3项之电子零件之制造方法,其 中,在与一导体图案层之浮接虚拟图案重叠的位置 配置未形成浮接虚拟图案之另一导体图案层的导 体图案,该一导体图案层之浮接虚拟图案与该另一 导体图案层之导体图案一部分系设于重叠的位置 。 6.如申请专利范围第1项之电子零件之制造方法,其 中,系利用微影技术来形成导体图案层及绝缘层。 7.如申请专利范围第1至6项中任一项之电子零件之 制造方法,其中,电子零件构成用导体图案系形成 为线圈图案形状,电子零件系线圈零件。 8.一种用以取得多数电子零件之母基板,系将沿层 面方向隔着间隔形成有复数导体图案之导体图案 层、与绝缘层交互积层,集合复数而形成构成电子 零件之导体图案积层部位的积层体,将该积层体, 依照沿构成各电子零件之导体图案积层部位边界 的切割线来加以切割,藉此来切出被分割成各个电 子零件之复数个电子零件,其特征在于: 于该复数积层之导体图案层中至少1个导体图案层 ,在依照该切割线所切割之切割除去区域内,形成 有尺寸小于该切割除去区域内之尺寸的除去虚拟 图案; 于构成该各电子零件之导体图案积层部位之至少1 个导体图案层,将未与构成电子零件之导体图案电 气连接的浮接虚拟图案,与该切割除去区域隔着间 隔、配置于该切割除去区域外侧附近。 9.如申请专利范围第8项之用以取得多数电子零件 之母基板,其中,将浮接虚拟图案与除去虚拟图案, 隔着间隔相邻配置于复数个导体图案层中之1个以 上的导体图案层,形成于此同一导体图案层之电子 零件构成用导体图案、浮接虚拟图案、以及除去 虚拟图案系以相同材料制作。 10.如申请专利范围第8项之用以取得多数电子零件 之母基板,其中,在与形成有除去虚拟图案之导体 图案层之除去虚拟图案重叠的位置未形成除去虚 拟图案之其他1个以上的导体图案层,形成从构成 该另一导体图案层之电子零件的导体图案所延伸 形成、且横越切割除去区域的延展导体,该导体图 案层之除去虚拟图案与另一导体图案层之该延展 导体系设于重叠之位置。 11.如申请专利范围第8项之用以取得多数电子零件 之母基板,其中,在与形 成有浮接虚拟图案之导体 图案层之浮接虚拟图案重叠的位置未形成浮接虚 拟图案之其他1个以上的导体图案层,将构成该另 一导体图案层之电子零件的导体图案一部分设于 与该导体图案层之浮接虚拟图案重叠的位置上。 12.如申请专利范围第10项之用以取得多数电子零 件之母基板,其中,在与形成有浮接虚拟图案之导 体图案层之浮接虚拟图案重叠的位置未形成浮接 虚拟图案之其他1个以上的导体图案层,将构成该 另一导体图案层之电子零件的导体图案一部分设 于与该导体图案层之浮接虚拟图案重叠的位置上 。 13.如申请专利范围第8项之用以取得多数电子零件 之母基板,其中,系利用微影技术来形成导体图案 层及绝缘层。 14.如申请专利范围第8至13项中任一项之用以取得 多数电子零件之母基板,其中,电子零件构成用导 体图案系形成为线圈图案形状,电子零件系线圈零 件。 15.一种电子零件,系将导体图案层与绝缘层交互积 层,且将复数个导体图案层积层为一体的积层体, 其特征在于: 于该复数积层之导体图案层中1个以上的导体图案 层上,未与导体图案电气连接之浮接虚拟图案,系 在与导体图案隔着间隔且未露出于导体图案层端 面之状态下,配置于该导体图案层端面与导体图案 间的区域。 16.如申请专利范围第15项之电子零件,其中,于导体 图案层形成有从导体图案延伸形成、且延伸至该 导体图案层端面的延展导体,复数积层之导体图案 层中含有延展导体之形成位置相异的导体图案层, 此延展导体之形成位置互异的导体图案层中,于与 一导体图案层之延展导体重叠之另一导体图案层 之未形成延展导体的区域,形成有浮接虚拟图案。 17.如申请专利范围第15或16项之电子零件,其中,电 子零件构成用导体图案系形成为线圈图案形状,电 子零件系线圈零件。 图式简单说明: 图1,系用以说明本发明电子零件之制造方法一实 施例的模示图。 图2a,系示意显示本发明之电子零件一实施例的立 体图。 图2b,系图2a之电子零件的示意分解图。 图3a,系用以说明母基板中、形成有除去虚拟图案 及浮接虚拟图案之区域之积层构造例的示意截面 图。 图3b,系用以说明母基板中、形成有与图3a不同位 置之除去虚拟图案及浮接虚拟图案之区域之积层 构造例的示意截面图。 图4,系用以说明另一实施例的示意截面图。 图5a,系显示线圈零件一形态例的模式图。 图5b,系图5a之线圈零件A-A部分的示意截面图。 图6a,系用以说明线圈零件之一制程例的图。 图6b,系接续图6a、说明线圈零件之一制程例的图 。 图7,系用以说明习知制程中之问题点的模式图。 图8,系用以说明线圈零件之另一制程例的图。 图9a,系用以说明利用图8所说明之线圈零件制程例 中之问题点的模式图。 图9b,系与图9a同样地,用以说明利用图8所说明之线 圈零件制程例中之问题点的模式图。 图10,系用以说明利用图8所说明之线圈零件制程例 中另一问题点的模式图。
地址 日本