发明名称 半导体装置的制造方法
摘要 在半导体基板(11)的上方形成铂膜(24)、PLZT膜(25)、以及上部电极膜(26)。接着,对上部电极膜(26)进行图案成型。然后,将覆盖PLZT膜(25)所露出的部分的PLZT膜(27)作为蒸发防止膜而形成。接下来,通过在氧化性环境中进行热处理,来修复PLZT膜(25)所受到的损伤。另外,从对上部电极膜(26)进行图案成型到形成PLZT膜(27)为止的过程中,不进行热处理。其后,通过按顺序对PLZT膜(25)以及铂膜(24)进行图案成型,从而形成铁电电容器。
申请公布号 CN1898799A 申请公布日期 2007.01.17
申请号 CN200480038177.5 申请日期 2004.02.19
申请人 富士通株式会社 发明人 王文生
分类号 H01L27/105(2006.01);H01L21/8242(2006.01);H01L27/108(2006.01) 主分类号 H01L27/105(2006.01)
代理机构 隆天国际知识产权代理有限公司 代理人 张龙哺
主权项 1.一种半导体装置的制造方法,其特征在于,具有以下工序:在半导体基板的上方形成由作为铁电电容器的下部电极的原料膜的下部电极膜、作为电容绝缘膜的原料膜的铁电薄膜、以及作为上部电极的原料膜的上部电极膜构成的层叠体的工序;至少对上述上部电极膜进行图案成型的工序;形成至少覆盖上述铁电薄膜的露出的部分、并含有与上述铁电薄膜相同元素的蒸发防止膜的工序;通过在氧化性环境中进行热处理,来修复上述铁电薄膜受到的损伤的工序,在对上述上部电极膜进行图案成型的工序和形成上述蒸发防止膜的工序之间,不进行热处理。
地址 日本国神奈川县