一种静态数据存储的纠错编码装置

摘要

本发明公开了一种静态数据存储的纠错编码装置，该装置应用于计算机上，包括16位并行误码检测和纠错电路1、数据总线隔离单元3，还包括时序控制电路2，16位并行误码检测和纠错电路1根据16位数据字生成6位校验码；时序控制电路2生成用于自动纠错编码的控制时序；数据总线隔离单元3实现存储器的数据总线与处理器数据总线的相互隔离；时序控制电路2与16位并行误码检测和纠错电路1、数据总线隔离单元3之间分别连接信号线，通过信号线，时序控制电路2向两者发送控制信号；数据总线隔离单元3和16位并行误码检测和纠错电路1通过数据总线相连。本发明解决了单粒子翻转造成的存储数据错误的问题，实现了对存储数据错误的实时纠正。

主权项

1、一种静态数据存储的纠错编码装置，该装置应用于计算机上，包括16位并行误码检测和纠错电路(1)、数据总线隔离单元(3)，其特征在于，还包括时序控制电路(2)，16位并行误码检测和纠错电路(1)根据16位数据字生成6位校验码；时序控制电路(2)生成用于自动纠错编码的控制时序；数据总线隔离单元(3)实现存储器的数据总线与处理器数据总线的相互隔离；时序控制电路(2)与16位并行误码检测和纠错电路(1)、数据总线隔离单元(3)之间分别连接信号线，通过信号线，时序控制电路(2)向两者发送控制信号；数据总线隔离单元(3)和16位并行误码检测和纠错电路(1)通过数据总线相连。