发明名称 | 微处理器、微处理器介面系统以及执行系统滙流排上的半宽度资料处理的方法 | ||
摘要 | 一种微处理器介面系统,包括含汇流排时钟和资料信号组的系统汇流排,其中系统汇流排系连接多个装置,每一装置系用以进行系统汇流排上的半宽度资料处理,即在汇流排时钟的4个连续周期的每个周期期间对于4拍的每一拍传送一个双字组。资料信号组可包括复数资料选通信号,例如每个汇流排时钟周期中用于锁存第一和第三双字组的第一和第二资料选通信号以及用于锁存第二和第四双字组的第三和第四资料选通信号。 | ||
申请公布号 | TW200703009 | 申请公布日期 | 2007.01.16 |
申请号 | TW095125220 | 申请日期 | 2006.07.11 |
申请人 | 威盛电子股份有限公司 | 发明人 | 达鲁斯D. 嘉斯金斯 |
分类号 | G06F13/16(2006.01) | 主分类号 | G06F13/16(2006.01) |
代理机构 | 代理人 | 洪澄文;颜锦顺 | |
主权项 | |||
地址 | 台北县新店市中正路535号8楼 |