发明名称 在弱有序处理系统中强化强有序请求
摘要 本发明系关于一种用于在一弱有序处理系统中强化强有序记忆体存取请求之弱有序处理系统及方法。该处理系统包括复数个记忆体装置及复数个处理器。该等处理器之每一者经组态用以产生记忆体存取请求至该等记忆体装置中的一或多个,该等记忆体存取请求之每一者具有一可经确定以指示一强有序请求之属性。该处理系统进一步包括一汇流排互连,其经组态以将该等处理器接合至该等记忆体装置,该汇流排互连经进一步组态以基于该等属性强化对该等记忆体存取请求之排序约束。
申请公布号 TW200703003 申请公布日期 2007.01.16
申请号 TW095109110 申请日期 2006.03.17
申请人 高通公司 发明人 理查 葛瑞德 贺夫曼;汤玛士 安佐 萨多立司;杰亚 帕瑞克许 塞柏瑞曼尼亚 甘那珊;PRAKASH SUBRAMANIAM;詹姆士 诺立司 迪凡弗;詹姆士 艾德华 苏力凡;汤玛仕 菲利浦 史派尔
分类号 G06F13/00(2006.01) 主分类号 G06F13/00(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国