| 摘要 |
本发明揭示一种用于延迟锁定回路(DLL)或锁相回路(PLL)之方法及电路，其改良高频时之回路稳定性且允许最大追踪频宽(tracking bandwidth)，而不管过程、电压或温度变化如何。该技术之中心在于在一接近回路自身固有频宽之较低频率(1／tLoop)而非在时脉讯号(1／tCK)之较高频率下有效地运作该回路。为进行此操作，在一实施例中，在回路运作之前量测或估计回路延迟tLoop。接着赋能相位侦测器使其在接近回路频率1／tLoop之频率下运作。简言之，使该相位侦测器不查看在无用延迟时期中之活动，其防止了回路过度作用及变得不稳定。 |
