| 摘要 |
与本发明有关之半导体积体电路装置具有：第1端子(例示为VCC)，其系正常时与电源连接者；第2端子(例示为SB)，其系正常时与信号线连接、反插时与电源连接者；第3端子(例示为SGND)，其系正常时被接地者；及第4端子(例示为HU–、HW–)，其系正常时与信号线连接、反插时被接地者。此外，具有静电保护二极体(例示为D1、D6)，其系作为正常时之第4端子之保护机构，阳极连接于第3端子、阴极连接于第4端子者。再者，具有：电流抑制电阻R1，其系作为反插时之第2端子之破坏防止机构，一端连接于第2端子者；及稽纳二极体ZD，其系阳极连接于第3端子、阴极连接于电流抑制电阻R1之他端者。藉由此方式，无需设置冗长之外部端子，而可实现防止反插入于基板或插槽时之破坏。 |
