发明名称 半导体封装及其制造方法
摘要 本发明,系将位于基板一边侧之第1配线部,和位于另一边侧之第2配线部,加以配线连接。形成连接于第1配线部之侧面电极,并将第2配线部,形成于形成在基板上的绝缘层上。使要将各个半导体封装单片化而完全切断时所形成之第2配线部的露出部,和侧面电极,使用奈米金属粒子以喷墨方式来配线而构成。尤其在使用铜时,系将喷墨方式所形成之配线,进行使用原子状氢之金属表面氧化膜还原,及/或进行有机物之去除处理。
申请公布号 TW200703589 申请公布日期 2007.01.16
申请号 TW095114554 申请日期 2006.04.24
申请人 国立大学法人九州工业大学 发明人 石原政道
分类号 H01L23/02(2006.01);H01L23/31(2006.01);H01L23/48(2006.01) 主分类号 H01L23/02(2006.01)
代理机构 代理人 林志刚
主权项
地址 日本