| 主权项 |
1.一种包含保护积体电路元件电路之积体电路元 件,包括: 一外部电源脚位; 一外部接地脚位; 一积体电路晶片,包括一内部电源脚位与一内部接 地脚位; 一第一单向性导通元件,具有第一端与第二端,该 第一单向性导通元件之第一端连接至该内部接地 脚位,且其第二端连接至该外部电源脚位,其中,电 流导通方向为从该第一单向性导通元件之第一端 至第二端之方向; 一第二单向性导通元件,具有第一端与第二端,该 第二单向性导通元件之第一端连接至该外部电源 脚位与第一单向性导通元件第二端,且其第二端连 接至该内部电源脚位,其中,电流导通方向为从该 第二单向性导通元件之第一端至第二端之方向; 一第三单向性导通元件,具有第一端与第二端,该 第三单向性导通元件之第一端连接至该外部接地 脚位,且其第二端连接至该内部电源脚位与第二单 向性导通元件之第二端,其中,电流导通方向为从 该第三单向性导通元件之第一端至第二端之方向; 以及 一第四单向性导通元件,具有第一端与第二端,该 第四单向性导通元件之第一端连接至该内部接地 脚位,且其第二端连接至该外部接地脚位,其中,电 流导通方向为从该第四单向性导通元件之第一端 至第二端之方向。 2.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第一、第二、第 三与第四单向性导通元件分别包括: 一二极体,该二极体之阳极为第一端,该二极体之 阴极为第二端。 3.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第一单向性导通 元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该外部接地脚位。 4.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第二单向性导通 元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该外部接地脚位。 5.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第三单向性导通 元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该外部电源脚位。 6.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第四单向性导通 元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该外部电源脚位。 7.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第一单向性导通 元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该P型电晶体第二源汲极。 8.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第二单向性导通 元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该N型电晶体第一源汲极。 9.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第三单向性导通 元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该N型电晶体第一源汲极。 10.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第四单向性导通 元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该P型电晶体第二源汲极。 11.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第一单向性导通 元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端,该N型电晶体基极连接至该外 部接地脚位。 12.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第二单向性导通 元件包括: 一P型电晶体,该P型电晶体射极为第一端,该P型电 晶体集极为第二端,该P型电晶体基极连接至该外 部接地脚位。 13.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第三单向性导通 元件包括: 一P型电晶体,该P型电晶体射极为第一端,该P型电 晶体集极为第二端,该P型电晶体基极连接至该外 部电源脚位。 14.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第四单向性导通 元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端,该N型电晶体基极连接至该外 部电源脚位。 15.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第二单向性导通 元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端,该N型电晶体基极连接至该N型 电晶体集极。 16.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,其中该第三单向性导通 元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端端,该N型电晶体基极连接至该N 型电晶体集极。 17.如申请专利范围第1项所述之包含保护积体电路 元件电路之积体电路元件,更包括: 一电荷帮浦,输入端耦接至该第二单向性导通元件 之第二端与该第三单向性导通元件之第二端,输出 端则耦接至该积体电路晶片的该内部电源脚位,用 以将由输入端所接收的电压提升至一预设电压,以 供应该积体电路晶片内部所需的电压。 18.一种保护积体电路元件之电路,具有一第一电源 输入端与一第二电源输入端,包括: 一积体电路元件,具有一外部电源脚位与一外部接 地脚位; 一第一单向性导通元件,具有第一端与第二端,该 第一单向性导通元件之第一端连接至该积体电路 元件之外部接地脚位,且其第二端连接至该第一电 源输入端,其中,电流导通方向为从该第一单向性 导通元件之第一端至第二端之方向; 一第二单向性导通元件,具有第一端与第二端,该 第二单向性导通元件之第一端连接至该第一电源 输入端与第一单向性导通元件第二端,且其第二端 连接至该积体需路元件之外部电源脚位,其中,电 流导通方向为从该第二单向性导通元件之第一端 至第二端之方向; 一第三单向性导通元件,具有第一端与第二端,该 第三单向性导通元件之第一端连接至该第二电源 输入端,且其第二端连接至该积体电路元件之外部 电源脚位与第二单向性导通元件之第二端,其中, 电流导通方向为从该第三单向性导通元件之第一 端至第二端之方向;以及 一第四单向性导通元件,具有第一端与第二端,该 第西单向性导通元件之第一端连接至该积体电路 元件之外部接地脚位,且其第二端连接至该第二电 源输入端,其中,电流导通方向为从该第四单向性 导通元件之第一端至第二端之方向。 19.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第一、第二、第三与第四单向性 导通元件分别包括: 一二极体,该二极体之阳极为第一端,该二极体之 阴极为第二端。 20.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第一单向性导通元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该第二电源输入端。 21.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第二单向性导通元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该第二电源输入端。 22.如申请专利范围第19项所述之保护积体电路元 件之电路,其中该第三单向性导通元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该第一电源输入端。 23.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第四单向性导通元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该第一电源输入端。 24.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第一单向性导通元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该P型电晶体第二源汲极。 25.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第二单向性导通元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该N型电晶体第一源汲极。 26.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第三单向性导通元件包括: 一N型电晶体,该N型电晶体第一源汲极为第一端,该 N型电晶体第二源汲极为第二端,该N型电晶体闸极 连接至该N型电晶体第一源汲极。 27.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第四单向性导通元件包括: 一P型电晶体,该P型电晶体第一源汲极为第一端,该 P型电晶体第二源汲极为第二端,该P型电晶体闸极 连接至该P型电晶体第二源汲极。 28.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第一单向性导通元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端,该N型电晶体基极连接至该第 二电源输入端。 29.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第二单向性导通元件包括: 一P型电晶体,该P型电晶体射极为第一端,该P型电 晶体集极为第二端,该P型电晶体基极连接至该第 二电源输入端。 30.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第三单向性导通元件包括: 一P型电晶体,该P型电晶体射极为第一端,该P型电 晶体集极为第二端,该P型电晶体基极连接至该第 一电源输入端。 31.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第四单向性导通元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端,该N型电晶体基极连接至该第 一电源输入端。 32.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第二单向性导通元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端,该N型电晶体基极连接至该N型 电晶体集极。 33.如申请专利范围第18项所述之保护积体电路元 件之电路,其中该第三单向性导通元件包括: 一N型电晶体,该N型电晶体集极为第一端,该N型电 晶体射极为第二端端,该N型电晶体基极连接至该N 型电晶体集极。 图式简单说明: 图1绘示为习知积体电路脚位定义示意图。 图2绘示为根据本发明第一实施例之积体电路元件 的电路方块图。 图3绘示为根据本发明第二实施例之积体电路元件 的电路方块图。 图4绘示为根据本发明第三实施例之积体电路元件 的电路方块图。 图5绘示为根据本发明第四实施例之积体电路元件 的电路方块图。 图6绘示为根据本发明第五实施例之积体电路元件 的电路方块图。 图7绘示为根据本发明第六实施例之积体电路元件 的电路方块图。 图8绘示为根据本发明第七实施例之积体电路元件 的电路方块图。 图9绘示为根据本发明第八实施例之积体电路元件 的电路方块图。 图10绘示为根据本发明第九实施例之积体电路元 件的电路方块图。 图11绘示为根据本发明第十实施例之积体电路元 件的电路方块图。 图12绘示为根据本发明第十一实施例之积体电路 元件的电路方块图。 图13绘示为根据本发明第十二实施例之积体电路 元件的电路方块图。 图14绘示为根据本发明第十三实施例之积体电路 元件的电路方块图。 图15绘示为根据本发明第十四实施例之积体电路 元件的电路方块图。 图16绘示为根据本发明第十五实施例之积体电路 元件的电路方块图。 图17绘示为根据本发明第十六实施例之积体电路 元件的电路方块图。 图18绘示为根据本发明第十七实施例之积体电路 元件的电路方块图。 图19绘示为根据本发明第十八实施例之积体电路 元件的电路方块图。 图20绘示为根据本发明第十九实施例之积体电路 元件的电路方块图。 图21绘示为根据本发明第二十实施例之积体电路 元件的电路方块图。 图22绘示为根据本发明第二十一实施例之积体电 路元件的电路方块图。 图23绘示为根据本发明第二十二实施例之积体电 路元件的电路方块图。 图24绘示为根据本发明第二十三实施例之积体电 路元件的电路方块图。 图25绘示为根据本发明第二十四实施例之积体电 路元件的电路方块图。 图26绘示为根据本发明第二十五实施例之积体电 路元件的电路方块图。 图27绘示为根据本发明第二十六实施例之积体电 路元件的电路方块图。 图28绘示为根据本发明第二十七实施例之积体电 路元件的电路方块图。 图29绘示为根据本发明第二十八实施例之积体电 路元件的电路方块图。 图30绘示为根据本发明第二十九实施例之积体电 路元件的电路方块图。 图31绘示为根据本发明第三十实施例之积体电路 元件的电路方块图。 |
