| 主权项 |
1.一种导电层之制造方法,其包含步骤: 于绝缘材料上进行导电材料之物理气相沉积(PVD), 其中该绝缘材料系形成于一基板上; 于至少部分该物理气相沉积期间,使至少一些该导 电材料于该导电材料到达该绝缘材料前离子化,并 且施加偏压予该基板或承载该基板之载体上,该偏 压产生使该离子化之导电材料吸引至该基板之力; 其中,该偏压及/或该导电材料之离子化速率在进 行沉积之开始阶段系较进行沉积之较后阶段更低 。 2.如申请专利范围第1项所述之制造方法,其中该偏 压在进行沉积之开始阶段系较进行沉积之较后阶 段更低。 3.如申请专利范围第2项所述之制造方法,其中该偏 压在沉积之开始阶段为0W。 4.如申请专利范围第1项所述之制造方法,其中该偏 压为一直流偏压或交流偏压。 5.如申请专利范围第1项所述之制造方法,其中该物 理气相沉积制程包含藉由电浆形成气体之离子自 一标靶击出该导电材料分子。 6.如申请专利范围第1项所述之制造方法,其中该基 板包含一半导体材料,该绝缘材料具有通过其间之 开口,该开口暴露出该绝缘材料下方之导电材料, 而该绝缘材料下方之该导电材料系为该半导体基 板之一部份或形成于该半导体基板上。 7.如申请专利范围第6项所述之制造方法,其中该导 电材料系形成于该绝缘材料上及该开口中,且于该 物理气相沉积(PVD)后接着使另一导电材料沉积于 该开口中。 8.如申请专利范围第6项所述之制造方法,其中该物 理气相沉积包含钛或钛化合物之沉积。 9.如申请专利范围第1项所述之制造方法,其中该导 电材料之离子化速率系藉由调整一独立线圈功率 而控制。 10.一种于绝缘材料上形成导电层之方法,其中该绝 缘材料系形成于一基板上,该方法包括步骤: 于该绝缘材料上进行导电材料之物理气相沉积(PVD ); 于该物理气相沉积期间,藉由一标靶与基板间电位 差所形成之电场及/或一独立线圈所形成之电场使 至少一些该导电材料于该导电材料到达该绝缘材 料前离子化,以利该导电材料之沉积; 其中,该导电材料之离子化速率在进行沉积之开始 阶段系较进行沉积之较后阶段更低。 11.如申请专利范围第10项所述之于绝缘材料上形 成导电层之方法,其中该导电材料离子化速率系藉 由调整一独立线圈功率而控制。 12.如申请专利范围第10项所述之于绝缘材料上形 成导电层之方法,其中该导电材料离子化速率系藉 由调整施于该标靶上之偏压而控制。 13.如申请专利范围第10项所述之于绝缘材料上形 成导电层之方法,于该物理气相沉积期间更施加偏 压予该基板或承载该基板之载体上,该偏压产生使 该离子化之导电材料吸引至该基板之力。 14.如申请专利范围第13项所述之于绝缘材料上形 成导电层之方法,其中该偏压在进行沉积之开始阶 段系较进行沉积之较后阶段更低。 15.如申请专利范围第14项所述之于绝缘材料上形 成导电层之方法,其中该偏压在沉积之开始阶段为 0W。 16.如申请专利范围第13项所述之于绝缘材料上形 成导电层之方法,其中该偏压为一直流偏压或交流 偏压。 17.如申请专利范围第10项所述之于绝缘材料上形 成导电层之方法,其中该物理气相沉积制程包含藉 由电浆形成气体之离子自该标靶击出该导电材料 分子。 18.如申请专利范围第10项所述之于绝缘材料上形 成导电层之方法,其中该基板包含一半导体材料, 该绝缘材料具有通过其间之开口,该开口暴露出该 绝缘材料下方之导电材料,而该绝缘材料下方之该 导电材料系为该半导体基板之一部份或形成于该 半导体基板上。 19.如申请专利范围第18项所述之于绝缘材料上形 成导电层之方法,其中该导电材料系形成于该绝缘 材料上及该开口中,且于该物理气相沉积(PVD)后接 着使另一导电材料沉积于该开口中。 20.如申请专利范围第18项所述之于绝缘材料上形 成导电层之方法,其中该物理气相沉积包含钛或钛 化合物之沉积。 图式简单说明: 第一图:其系为离子化之物理气相沉积室于横截面 之结构侧视图。 第二图:其系为离子化之物理气相沉积制程中一半 导体结构之横截面示意图。 |
