输出电路

摘要

本发明系提供一种输出电路，在缩小输出电路的图案面积之同时，并充份确保静电放电破坏之防护。本发明之输出电路其第1放大器(1)与第2放大器(2)的各输出系连接到1个输出垫(P2)，并由来自内部电路(3)的信号(ψ1、ψ2)驱动。第1放大器(1)系具有较第2放大器(2)大的驱动能力。在第2放大器(2)的高电压侧电源端子系经由第1保护电阻元件(r1)接受从电源垫(P1)的电源电压(VDD)的供给，在其低电压侧电源端子(L2)系经由第2保护电阻元件(r2)接受从接地垫(P3)的接地电压(VSS)的供给。又，在第2放大器(2)的输出与输出端子(P2)之间连接有第3保护电阻元件(r3)。该等第1至第3保护电阻元件(r1、r2、r3)系由金属配线形成，且该等第1至第3保护电阻元件的电阻值最好在10Ω左右。

主权项

1.一种输出电路,系具备: 包含第1电晶体之第1放大器;及 包含第2电晶体,且具有较前述第1放大器小的驱动 能力之第2放大器, 并且前述第2电晶体相较于前述第1电晶体系根据 较小尺寸的设计规范进行设计,同时并在前述第2 放大器的输出端子、高电压侧电源端子、及低电 压侧电源端子之中的至少一个连接有保护电阻元 件。 2.如申请专利范围第1项之输出电路,其中,前述第1 放大器及第2放大器的输出系连接在同一输出端子 。 3.如申请专利范围第1项之输出电路,其中,前述第2 放大器的输出系供给至半导体积体电路内之内部 电路。 4.如申请专利范围第3项之输出电路,其中,前述第2 放大器为位准偏移电路。 图式简单说明: 第1图系本发明第1实施形态之输出电路的电路图 。 第2图(a)及(b)系本发明第1实施形态之第1放大器及 第2放大器的电路图。 第3图(a)及(b)系构成第1放大器的N通道型MOS电晶体 及构成第2放大器的N通道型MOS电晶体之图案图。 第4图系构成本发明第2放大器的N通道型MOS电晶体 及第3保护电阻元件之图案图。 第5图系本发明第2实施形态之输出电路的电路图 。 第6图系本发明第3实施形态之输出电路的电路图 。 第7图系本发明第4实施形态之输出电路的电路图 。 第8图系习知例之电路图。