| 主权项 |
1.一种记忆体模拟器之转接装置,其系以适当之读 取模式,让该记忆体模拟器供一主机板透过一第一 唯读记忆体插槽或一第二唯读记忆体插槽读取执 行储于该记忆体模拟器之一系统程式码,该转接装 置包括有: 一第一连接器,用以连接该第一唯读记忆体插槽; 一第二连接器,用以连接该第二唯读记忆体插槽; 以及 一控制器,其系与该第一连接器、该第二连接器与 该记忆体模拟器相连接; 其中,该第一连接器连接该第一唯读记忆体插槽, 该主机板开启时,该控制器以一第一读取模式读取 该系统程式码,并透过该第一连接器传输至该第一 唯读记忆体插槽,进行执行,当该第二连接器连接 该第二唯读记忆体插槽,该主机板开启时,该控制 器以一第二读取模式读取该系统程式码,并透过该 第二连接器传输至该第二唯读记忆体插槽,进行执 行。 2.如申请专利范围第1项所述之记忆体模拟器之转 接装置,其中该第一唯读记忆体插槽是ISA唯读记忆 体插槽,该第二唯读记忆体插槽是LPC唯读记忆体插 槽,该记忆体模拟器与该第一唯读记忆体插槽传输 介面相容,该第一读取模式为该控制器直接读取该 系统程式码,该第二读取模式为该控制器转换该第 二唯读记忆体插槽与该记忆体模拟器之间传输的 控制讯号与该系统程式码传输讯号,为LPC/ISA与ISA/ LPC传输介面,以读取该记忆体模拟器中之该系统程 式码,进行执行。 3.如申请专利范围第1项所述之记忆体模拟器之转 接装置,其中该控制器可缓冲该第一唯读记忆体插 槽或该第二唯读记忆体插槽与该记忆体模拟器之 间的传输讯号。 4.如申请专利范围第1项所述之记忆体模拟器之转 接装置,其中该主机板上更设有一测试埠,该转接 装置更设有用以连接该测试埠之一第三连接器,该 第三连接器连接该测试埠,该主机板启动时,该控 制器以适当读取模式读取该系统程式码,并透过该 第三连接器送给该测试埠,进行执行。 5.如申请专利范围第4项所述之记忆体模拟器之转 接装置,其中该测试埠为LPC埠,该控制器以该第二 读取模式读取该系统程式码,该第二读取模式为转 换该测试埠与该记忆体模拟器之间传输的控制讯 号与该系统程式码传输讯号,为LPC/ISA与ISA/LPC传输 介面,以读取该记忆体模拟器中之该系统程式码, 进行执行。 6.如申请专利范围第1项所述之记忆体模拟器之转 接装置,更设有一第四连接器,该第四连接器与该 记忆体模拟器相连接,该控制器透过该第四连接器 ,而传输讯号至该记忆体模拟器读取该系统程式码 。 7.如申请专利范围第1项所述之记忆体模拟器之转 接装置,其中该控制器可为一特殊应用积体电路( Application Specific Integrated Circuit)。 8.如申请专利范围第1项所述之记忆体模拟器之转 接装置,其中该控制器可为一复杂可程式化逻辑装 置(Complex Programmable Logic Device)。 9.如申请专利范围第1项所述之记忆体模拟器之转 接装置,其中该记忆体模拟器系与一电脑相连接, 该电脑将该系统程式码传输至该记忆体模拟器。 10.一种记忆体模拟器之转接装置,其系以适当之读 取模式,让该记忆体模拟器供一主机板透过一第一 唯读记忆体插槽或一第二唯读记忆体插槽读取执 行储于该记忆体模拟器之一系统程式码,该转接装 置包括有: 一第一连接器,用以连接该第一唯读记忆体插槽; 一第二连接器,用以连接该第二唯读记忆体插槽; 一控制器,其系与该第一连接器、该第二连接器与 该记忆体模拟器相连接;以及 一显示单元,其与该控制器相连接,显示该控制器 撷取该主机板执行该系统程式码进行测试时之测 试结果; 其中,该第一连接器连接该第一唯读记忆体插槽, 该主机板开启时,该控制器以一第一读取模式读取 该系统程式码,并透过该第一连接器传输至该第一 唯读记忆体插槽,进行执行,当该第二连接器连接 该第二唯读记忆体插槽,该主机板开启时,该控制 器以一第二读取模式读取该系统程式码,并透过该 第二连接器传输至该第二唯读记忆体插槽,进行执 行。 11.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该控制器系撷取该主机板I/O埠80h之 一侦错码,进行解码并输出显示于该显示单元。 12.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该控制器系撷取该主机板I/O埠84h之 一侦错码,进行解码并输出显示于该显示单元。 13.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该第一唯读记忆体插槽是ISA唯读记 忆体插槽,该第二唯读记忆体插槽是LPC唯读记忆体 插槽,该记忆体模拟器与该第一唯读记忆体插槽传 输介面相容,该第一读取模式为该控制器直接读取 该系统程式码,该第二读取模式为该控制器转换该 第二唯读记忆体插槽与该记忆体模拟器之间传输 的控制讯号与该系统程式码传输讯号,为LPC/ISA与 ISA/LPC传输介面,以读取该记忆体模拟器中之该系 统程式码,进行执行。 14.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该控制器可缓冲该第一唯读记忆体 插槽或该第二唯读记忆体插槽与该记忆体模拟器 之间的传输讯号。 15.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该主机板上更设有一测试埠,该转 接装置更设有用以连接该测试埠之一第三连接器, 该第三连接器连接该测试埠,该主机板启动时,该 控制器以适当读取模式读取该系统程式码,并透过 该第三连接器送给该测试埠,进行执行。 16.如申请专利范围第15项所述之记忆体模拟器之 转接装置,其中该测试埠为LPC埠,该控制器以该第 二读取模式读取该系统程式码,该第二读取模式为 转换该测试埠与该记忆体模拟器之间传输的控制 讯号与该系统程式码传输讯号,为LPC/ISA与ISA/LPC传 输介面,以读取该记忆体模拟器中之该系统程式码 ,进行执行。 17.如申请专利范围第10项所述之记忆体模拟器之 转接装置,更设有一第四连接器,该第四连接器与 该记忆体模拟器相连接,该控制器透过该第四连接 器,而传输讯号至该记忆体模拟器读取该系统程式 码。 18.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该控制器可为一特殊应用积体电路 (Application Specific Integrated Circuit)。 19.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该控制器可为一复杂可程式化逻辑 装置(Complex Programmable Logic Device)。 20.如申请专利范围第10项所述之记忆体模拟器之 转接装置,其中该记忆体模拟器系与一电脑相连接 ,该电脑将该系统程式码传输至该记忆体模拟器。 图式简单说明: 第一图系习知记忆体模拟器的实施例方块图;及 第二图系本发明较佳实施例之电路方块图。 |
