| 主权项 |
1.一种制造非挥发性记忆体胞(non-volatile memory cell) 的方法,该方法包含下列步骤: 提供一半导体基底; 形成一矽氧-氮化矽-矽氧(ONO)堆叠结构于该半导体 基底表面; 形成复数个遮罩(mask)于该矽氧-氮化矽-矽氧(ONO)堆 叠结构上; 形成复数个第一侧壁子(spacer)于各该遮罩周围侧 壁; 去除未被该等第一侧壁子和该等遮罩覆盖之部分 该矽氧-氮化矽-矽氧堆叠结构; 去除该等第一侧壁子; 形成一导电层于该等遮罩之间,且该导电层的厚度 小于该等遮罩之厚度; 于该导电层上形成复数个第二侧壁子环绕于该遮 罩周围侧壁; 去除未被该等第二侧壁子覆盖之部分该导电层;以 及 去除该等第二侧壁子、该等遮罩以及被该等遮罩 覆盖之部分该矽氧-氮化矽-矽氧堆叠结构。 2.如申请专利范围第1项所述的方法,其中该遮罩系 利用沈积一遮罩层于该矽氧-氮化矽-矽氧堆叠结 构上,并利用一黄光暨蚀刻制程所形成。 3.如申请专利范围第1项所述的方法,其中形成该等 第一侧壁子的步骤系先沈积一第一侧壁子层以覆 盖于该等遮罩上,再进行一回蚀刻制程直至该矽氧 -氮化矽-矽氧堆叠结构表面而制成。 4.如申请专利范围第1项所述的方法,其中该方法另 包含一于该矽氧-氮化矽-矽氧堆叠结构表面形成 一缓冲氮化物(buffer nitride)层的步骤,且该等遮罩 系形成于该缓冲氮化物层表面。 5.如申请专利范围第4项所述的方法,其中该去除未 被该等第一侧壁子和该等遮罩覆盖之部分该矽氧- 氮化矽-矽氧堆叠结构的步骤亦同时去除未被该等 第一侧壁子和该等遮罩覆盖之部分该缓冲氮化物 层。 6.如申请专利范围第1项所述的方法,其中在去除该 等第一侧壁子后,该方法更包括一于任两相邻之该 矽氧-氮化矽-矽氧堆叠结构间的该半导体晶片表 面形成一闸极氧化层(gate oxide layer)的步骤。 7.如申请专利范围第1项所述的方法,其中形成该导 电层的步骤另包含沈积、化学机械研磨(CMP)及回 蚀刻制程。 8.如申请专利范围第1项所述的方法,其中该等第二 侧壁子系经由先沈积一第二侧壁子层以覆盖于该 等遮罩上,再进行一回蚀刻制程直至该导电层表面 而制成。 9.如申请专利范围第8项所述的方法,其中该等第二 侧壁子系用来作为自对准闸极遮罩(self-alignment gate mask),用以定义出该非挥发性记忆体胞之闸极 。 10.如申请专利范围第1项所述的方法,其中该方法 另包含一形成该非挥发性记忆体胞之汲极的步骤, 实施于该去除该等第二侧壁子、该等遮罩以及被 该等遮罩覆盖之部分该矽氧-氮化矽-矽氧堆叠结 构的步骤之前。 11.如申请专利范围第1项所述的方法,其中该方法 另包含一形成该非挥发性记忆体胞之源极的步骤, 实施于该去除该等第二侧壁子、该等遮罩以及被 该等遮罩覆盖之部分该矽氧-氮化矽-矽氧堆叠结 构的步骤之后。 12.一种制造非挥发性记忆体胞(non-volatile memory cell )的方法包含: 提供一半导体基底; 形成一电荷陷阱(trapping)层于一半导体基底上; 形成一复数个遮罩(mask)于该电荷陷阱(trapping)层上 ; 提供一第一蚀刻(etch)制程形成一第一侧壁子(spacer )于该遮罩周围侧壁与该电荷(trapping)陷阱层上,并 去除该第一侧壁子和该遮罩以外的该电荷陷阱( trapping)层; 去除该第一侧壁子; 形成一导电层于该等遮罩之间; 形成一第二侧壁子于该遮罩周围侧壁和该导电层 之上; 去除该第二侧壁子以形成一闸极(gate);以及 去除该遮罩及该遮罩之下的该电荷(trapping)陷阱层 。 13.如申请专利范围第12项所述的方法,其中该电荷 陷阱(trapping)层之材质系为一矽氧-氮化矽-矽氧(ONO )堆叠结构。 14.如申请专利范围第13所述的方法,其中该遮罩系 利用沈积一遮罩层于该矽氧-氮化矽-矽氧堆叠结 构上,并利用一黄光暨蚀刻制程所形成。 15.如申请专利范围第13所述的方法,其中形成该等 第一侧壁子的步骤系先沈积一第一侧壁子层以覆 盖于该等遮罩上,再进行一回蚀刻制程直至该矽氧 -氮化矽-矽氧堆叠结构表面而制成。 16.如申请专利范围第13所述的方法,其中该方法另 包含一于该矽氧-氮化矽-矽氧堆叠结构表面形成 一缓冲氮化物(buffer nitride)层的步骤,且该等遮罩 系形成于该缓冲氮化物层表面。 17.如申请专利范围第16述的方法,其中该去除未被 该等第一侧壁子和该等遮罩覆盖之部分该矽氧-氮 化矽-矽氧堆叠结构的步骤亦同时去除未被该等第 一侧壁子和该等遮罩覆盖之部分该缓冲氮化物层 。 18.如申请专利范围第13所述的方法,其中在去除该 等第一侧壁子后,该方法更包括一于任两相邻之该 矽氧-氮化矽-矽氧堆叠结构间的该半导体晶片表 面形成一闸极氧化层(gate oxide layer)的步骤。 19.如申请专利范围第13所述的方法,其中形成该导 电层的步骤另包含沈积、化学机械研磨(CMP)及回 蚀刻制程。 20.如申请专利范围第13所述的方法,其中该等第二 侧壁子系经由先沈积一第二侧壁子层以覆盖于该 等遮罩上,再进行一回蚀刻制程直至该导电层表面 而制成。 21.如申请专利范围第20述的方法,其中该等第二侧 壁子系用来作为自对准闸极遮罩(self-alignment gate mask),用以定义出该非挥发性记忆体胞之闸极。 22.如申请专利范围第13所述的方法,其中该方法另 包含一形成该非挥发性记忆体胞之汲极的步骤,实 施于该去除该等第二侧壁子、该等遮罩以及被该 等遮罩覆盖之部分该矽氧-氮化矽-矽氧堆叠结构 的步骤之前。 23.如申请专利范围第13所述的方法,其中该方法另 包含一形成该非挥发性记忆体胞之源极的步骤,实 施于该去除该等第二侧壁子、该等遮罩以及被该 等遮罩覆盖之部分该矽氧-氮化矽-矽氧堆叠结构 的步骤之后。 图式简单说明: 第1图至第11图是本发明制作非挥发性记忆体胞的 流程图。 |
