| 主权项 |
1.一种形成聚矽化物熔消元件之方法,该方法包括: 提供矽基板; 于该矽基板上提供绝缘体; 在该矽基板之绝缘体的正上方表面形成多晶矽层; 于该多晶矽层之上形成罩幕层,该罩幕层系暴露该 绝缘体上之多晶矽层的部份区域; 蚀刻该多晶矽层之暴露区域至预定深度; 在该经蚀刻的多晶矽层之暴露区域上沉积金属层; 以及 对该金属层进行退火以形成聚矽化物。 2.如申请专利范围第1项之方法,其中,对该金属层 进行之退火将留下厚度约100至200奈米之多晶矽层 。 3.如申请专利范围第1项之方法,其中,对该金属层 进行之退火将留下厚度约10至50奈米之多晶矽层。 4.如申请专利范围第1项之方法,其中,至少部份该 聚矽化物与该绝缘体直接接触。 5.如申请专利范围第1项之方法,其中,该金属层含 有钴。 6.如申请专利范围第1项之方法,其中,该金属层含 有钛。 7.如申请专利范围第1项之方法,其中,该金属层含 有镍。 8.如申请专利范围第1项之方法,其中,该经沉积的 金属层之厚度约为150埃。 9.一种形成电晶体及聚矽化物熔消元件之方法,该 方法包括: 提供矽基板; 于该矽基板上提供第一绝缘体; 提供与该第一绝缘体分开之第二绝缘体,该第二绝 缘体系覆盖于该矽基板之上; 在该矽基板之表面上形成多晶矽层,其中,该多晶 矽层之第一区域系形成于该第一绝缘体之正上方, 且该多晶矽层之第二区域系形成于介于该第一绝 缘体与第二绝缘体之间的矽基板之表面上,以形成 闸极区域; 于该多晶矽层之上形成罩幕层,该罩幕层系暴露该 多晶矽层之第一绝缘体上的第一区域,以及暴露多 晶矽层之第二绝缘体上的第二区域中; 于该第一绝缘体上蚀刻该多晶矽层之暴露第一区 域至预定深度; 在该多晶矽层之经蚀刻的暴露第一区域以及第二 区域上沉积金属层; 对该金属层进行退火以形成聚矽化物;以及 形成于该矽基板中之电晶体的汲极与源极区域。 10.如申请专利范围第9项之方法,其中,部份之聚矽 化物系与该第一绝缘体直接接触。 图式简单说明: 第1图说明实施例中包括形成有绝缘层或绝缘元件 之矽基板的结构。 第2图说明第1图之结构的另一制造阶段,可在第1图 之处理后进行。 第3图说明第1图之结构的另一制造阶段,可在第2图 之处理后进行。 第4图说明第1图之结构的另一制造阶段,可在第3图 之处理后进行。 第5图说明第1图之结构的另一制造阶段,可在第2图 之处理后进行。 第6图说明第1图之结构的另一制造阶段,可在第2图 之处理后进行。 第7A图说明第1图之结构的另一制造阶段,可在第6 图之处理后进行。 第7B图说明第1图之结构的另一制造阶段,可在第5 或第6及第7A图之处理后进行。 第7C图说明第1图之结构的另一制造阶段,可在第5 或第6及第7A图之处理后进行。 第8图说明在另一制造阶段的第1图之结构上的编 程熔消元件,可在第4图之处理后进行。 第9A图说明在另一制造阶段的第1图之结构上的编 程熔消元件,该制造阶段系可在第5或第6及第7A图 中制程后的钴沉积、矽化钴成形退火与除去未反 应的钴之后进行。 第9B图说明在另一制造阶段的第1图之结构上的另 一编程熔消元件,该制造阶段系可在第5或第6及第7 A图之制程后的钴沉积、矽化钴成形退火与除去未 反应的钴之后进行。 第10图为在另一制造阶段之未编程熔消元件之上 视图,该制造阶段系可在第5或第6及第7A图之制程 后的钴沉积、矽化钴成形退火与除去未反应的钴 之后进行。 |
