| 主权项 |
1.一种铁电聚合物记忆体模组,包含: 第一组层含有:一ILD层以界定其中的沟槽;第一电 极层,配置于该ILD层的该沟槽内;第一导电聚合物 层,配置于该第一电极层上;和一铁电聚合物层,配 置于该第一导电聚合物层上;以及 第二组层,配置于该第一组层上以随后界定记忆体 单元,该第二组层含有:一ILD层以界定其中的沟槽; 第二导电聚合物层,配置于该第二组层的ILD层之该 沟槽内;和第二电极层,配置于该第二导电聚合物 层上; 其中该第一导电聚合物层和该第二导电聚合物层 相关于该铁电聚合物层覆盖该电极层,以提供该电 极层与该铁电聚合物层之间的一反应和/或扩散障 壁。 2.如申请专利范围第1项之记忆体模组,其中该铁电 聚合物层不会延伸超出由该第一组层的该ILD层界 定的沟槽。 3.如申请专利范围第1项之记忆体模组,其中该铁电 聚合物层延伸超出由该第一组层的该ILD层界定的 沟槽。 4.如申请专利范围第I项之记忆体模组,其中该第一 组层的ILD层包含: 第一ILD层以界定其中的沟槽;以及 第二ILD层以界定其中的沟槽且配置于该第一ILD层 上,使其沟槽对齐该第一ILD层的沟槽,该第一电极 层配置于该第一ILD层的沟槽内。 5.如申请专利范围第1项之记忆体模组,其中 该第一组层的该沟槽、该第一电极层、和该第一 导电聚合物层大致彼此平行;以及 该第二组层的该沟槽、该第二电极层、和该第二 导电聚合物层大致彼此平行。 6.如申请专利范围第5项之记忆体模组,其中该第一 组层的该沟槽、该第一电极层、和该第一导电聚 合物层,分别与该第二组层的该沟槽、该第二电极 层、和该第二导电聚合物层大致垂直。 7.如申请专利范围第1项之记忆体模组,其中该第一 组层的ILD层和该第二组层的ILD层各自包含氧化矽( SixOy)、氟氧化矽(SixOyFz)、氮氧化矽(SixOyNz)、氮化 矽(SixNy)、氮掺杂碳化矽(SixCyNz)、碳化矽(SixCy)、 或聚合物(CvHwFxOyNz)中之一。 8.如申请专利范围第1项之记忆体模组,其中该第一 导电聚合物层和该第二导电聚合物层各自包含聚 吩(PEDOT)、聚咯(PPY)、聚苯胺(PANI),或具有低于 1105欧姆-公分(ohm-cm)电阻率的任何导电聚合物中 之一。 9.如申请专利范围第1项之记忆体模组,其中该铁电 聚合物层包含亚乙烯氟化物(VDF)和三氟乙烯(TrFE) 的共聚合物、纯聚VDF、或另一有机可旋涂处理的 铁电聚合物中之一。 10.如申请专利范围第1项之记忆体模组,其中该第 一电极层和该第二电极层各自包含氮化钛(TiN)、 氮化钽(TaN)、或Ti, Ta, Ni, Al, Cu, Au, Ag, Pt各种金属 的合成物及合金中之一。 11.一种包含复数个记忆体模组彼此堆叠的记忆体 装置,其中各个记忆体模组包含: 第一组层含有:一ILD层以界定其中的沟槽;第一电 极层,配置于该ILD层的该沟槽内;第一导电聚合物 层,配置于该第一电极层上;和一铁电聚合物层,配 置于该第一导电聚合物层上;以及 第二组层,配置于该第一组层上以随后界定记忆体 单元,该第二组层含有:一ILD层以界定其中的沟槽; 第二导电聚合物层,配置于该第二组层的ILD层之该 沟槽内;和第二电极层,配置于该第二导电聚合物 层上; 其中该第一导电聚合物层和该第二导电聚合物层 相关于该铁电聚合物层覆盖该电极层,以提供该电 极层与该铁电聚合物层之间的一反应和/或扩散障 壁。 12.如申请专利范围第11项之记忆体装置,其中该记 忆体模组是彼此相同。 13.如申请专利范围第11项之记忆体装置,其中至少 部份该记忆体模组是彼此不同。 14.一种制造一记忆体模组的方法,包含: 提供第一组层,其包含提供:一ILD层界定其中的沟 槽;第一电极层,配置于该ILD层的该沟槽内;第一导 电聚合物层,配置于该第一电极层上;和一铁电聚 合物层,配置于该第一导电聚合物层上;以及 提供第二组层配置于该第一组层上以随后界定记 忆体单元,提供该第二组层包含提供:一ILD层于该 第一组层上以界定其中的沟槽;第二导电聚合物层 ,配置于该第二组层的该ILD层之该沟槽内;和第二 电极层,配置于该第二导电聚合物层上; 其中该第一导电聚合物层和该第二导电聚合物层 相关于该铁电聚合物层覆盖该电极层,以提供该电 极层与该铁电聚合物层之间的一反应和/或扩散障 壁。 15.如申请专利范围第14项之方法,其中提供该第一 组层的ILD层包含: 沉积第一ILD材料; 于该第一ILD材料内界定沟槽以形成第一ILD层; 沉积第二ILD材料于该第一ILD层上;以及 于该第二ILD材料内界定对齐该第一ILD层中沟槽的 沟槽,以形成第二ILD层,该第一ILD层和该第二ILD层 一起形成该第一组层的ILD层。 16.如申请专利范围第15项之方法,其中提供该第一 电极层包含: 于沉积该第二ILD层之前,沉积第一金属材料于该第 一ILD层上,使得部份该第一金属材料配置于该第一 ILD层的沟槽内;以及 移除部份该第一金属材料以形成包括该第一ILD层 沟槽内电极的该第一电极层。 17.如申请专利范围第14项之方法,其中提供第一导 电聚合物层包含: 沉积第一导电聚合物材料于该第一组层的ILD层和 该第一电极层上;以及 移除部份该第一导电聚合物材料,以形成该第一导 电聚合物层,使得该第一导电聚合物层包括配置于 该第一组层的该ILD层的该沟槽内并且从该铁电聚 合物层覆盖该第一电极层的第一导电聚合物次层 。 18.如申请专利范围第14项之方法,其中提供一铁电 聚合物层包含: 沉积一铁电聚合物材料于该第一组层的ILD层和该 第一导电聚合物层上,以形成该铁电聚合物层。 19.如申请专利范围第14项之方法,其中提供一铁电 聚合物层包含: 沉积一铁电聚合物材料于该第一组层的ILD层和该 第一导电聚合物层上;以及 移除部份该铁电聚合物材料以形成该铁电聚合物 层,使得该铁电聚合物层不会延伸超出该第一组层 的ILD层之沟槽。 20.如申请专利范围第14项之方法,其中提供该第二 组层的ILD层包含: 沉积一ILD材料于该铁电聚合物层上;以及 界定该ILD材料内的沟槽以形成该第二组层的ILD层 。 21.如申请专利范围第14项之方法,其中提供第二导 电聚合物层包含: 沉积第二导电聚合物材料于该第二组层的ILD层上, 使得部份该第二导电聚合物材料配置于该第二组 层的ILD层之沟槽内;以及 移除部份该第二导电聚合物材料以形成该第二导 电聚合物层,使得该第二导电聚合物层包括配置于 该第二组层的该ILD层之该沟槽内的第二导电聚合 物次层。 22.如申请专利范围第14项之方法,其中提供该第二 电极层包含: 沉积一第二金属材料于该第二组层的该ILD层上,使 得部份该第二金属材料配置于该第一ILD层的该沟 槽内;以及 移除部份该第二金属材料以形成包括该第二组层 的该ILD层的该沟槽内之电极的该第二电极层,该第 二电极层中的电极配置成,使得该第二导电聚合物 层从该铁电聚合物层覆盖该电极。 23.如申请专利范围第14项之方法,其中提供该第一 组层和该第二组层各自的该ILD层包含利用化学蒸 气沉积(CVD)、溅镀沉积、电浆蒸气沉积(PVD)、或从 溶液旋转浇铸之一以沉积ILD材料,以及将该ILD材料 进行微影和蚀刻,以提供该沟槽而形成该ILD层。 24.如申请专利范围第14项之方法,其中提供该第一 电极层和该第二电极层包含利用CVD、溅镀、PVD、 原子层沉积、电镀、或无电电镀以沉积一金属材 料,和将该金属材料进行CMP,以各自形成该第一电 极层和该第二电极层。 25.如申请专利范围第14项之方法,其中提供该第一 导电聚合物层和该第二导电聚合物层包含利用旋 转涂布以沉积一导电聚合物材料,和将该导电聚合 物材料进行蚀刻,以各自形成该第一导电聚合物层 和该第二导电聚合物层。 26.如申请专利范围第14项之方法,其中提供该铁电 聚合物层包含利用旋转涂布沉积一铁电聚合物材 料,以形成该铁电聚合物层。 27.如申请专利范围第14项之方法,其中提供该铁电 聚合物层包含: 利用旋转涂布沉积一铁电聚合物材料;以及 蚀刻该铁电聚合物材料以形成该铁电聚合物层。 28.一种包含具有一记忆体装置的一可携式通讯装 置之系统,该记忆体装置含有复数个记忆体模组彼 此堆叠,其中各个记忆体模组包含: 第一组层含有:一ILD层以界定其中的沟槽;第一电 极层,配置于该ILD层的沟槽内;第一导电聚合物层, 配置于该第一电极层上;和一铁电聚合物层,配置 于该第一导电聚合物层上;以及 第二组层,配置于该第一组层上以随后界定记忆体 单元,该第二组层含有:一ILD层以界定其中的沟槽; 第二导电聚合物层,配置于该第二组层的该ILD层之 该沟槽内;和第二电极层,配置于该第二导电聚合 物层上; 其中该第一导电聚合物层和该第二导电聚合物层 相关于该铁电聚合物层将该电极层覆盖,以提供该 电极层与该铁电聚合物层之间的反应和/或扩散障 壁。 29.如申请专利范围第28项之系统,其中该铁电聚合 物层不会延伸超出由该第一组层的该ILD层界定的 沟槽。 30.如申请专利范围第28项之系统,其中该铁电聚合 物层延伸超出由该第一组层的该ILD层界定的沟槽 。 图式简单说明: 图1a和1b是根据本发明之一第一实施例中一铁电记 忆体模组的截面图; 图2a和2b是根据本发明之一第二实施例中一铁电记 忆体模组的截面图; 图3a至3i是制造根据本发明之一实施例中一铁电记 忆体模组初期步骤的截面图; 图3j'至3q'是制造根据本发明之一第一实施例中一 铁电记忆体模组终期步骤的截面图; 图3j"至3p"是制造根据本发明之一第二实施例中一 铁电记忆体模组终期步骤的截面图; 图4是根据本发明之一实施例中一铁电记忆体装置 的绘制图; 图5是根据本发明之一实施例中一种制造铁电记忆 体模组的方法流程图; 图6是根据本发明之一实施例中一种制造铁电记忆 体模组的方法流程图; 图7是呈现根据本发明之一实施例整合一铁电记忆 体装置的系统方块图。 |
