| 主权项 |
1.一种薄膜电晶体,包括: 一基底; 一闸极电极,设于该基底上; 一闸极绝缘层,覆盖于该闸极电极上; 一内岛状结构,设于该闸极绝缘层上,且该内岛状 结构的面积小于该闸极电极的面积,其中该内岛状 结构包括: 一通道层;以及 一绝缘间隙壁,包覆该通道层之侧壁; 一源极电极与一汲极电极,分别位于该通道层相对 两侧之上方,且该源极电极与该汲极电极与该通道 层互不接触;以及 一重掺杂半导体层,位于该源极电极与该通道层之 间并位于该汲极电极与该通道层之间。 2.如申请专利范围第1项所述之薄膜电晶体,其中该 绝缘间隙壁之材质包括氧化矽(SiO2)、氮化矽(Si3N4) 、含氧氮化矽(SiON)、氧化铝(Al2O3)或氮化铝(Al2N3) 。 3.如申请专利范围第1项所述之薄膜电晶体,其中该 重掺杂半导体之材质包括非晶矽、微晶矽或多晶 矽。 4.如申请专利范围第1项所述之薄膜电晶体,其中该 通道层之材质包括非晶矽、微晶矽或多晶矽。 5.如申请专利范围第1项所述之薄膜电晶体,其中该 重掺杂半导体层包括n+非晶矽层。 6.如申请专利范围第1项所述之薄膜电晶体,其中该 绝缘间隙壁更包括包覆于该重掺杂半导体层之侧 壁。 7.一种薄膜电晶体的制造方法,包括: 于一基底形成一闸极电极; 于该闸极电极上覆盖一闸极绝缘层; 于该闸极绝缘层上形成一通道层; 于该通道层上形成一重掺杂半导体层; 于该通道层之侧壁上形成一绝缘间隙壁,而该绝缘 间隙壁与该通道层所组成的面积小于该闸极电极 的面积; 于该通道层相对两侧之上方分别形成一源极电极 与一汲极电极,其中该源极电极、该汲极电极与该 通道层互不接触;以及 以该源极电极与该汲极电极作为罩幕,去除暴露出 的该重掺杂半导体层。 8.如申请专利范围第7项所述之薄膜电晶体的制造 方法,其中形成该绝缘间隙壁之步骤包括: 于该基底上形成一绝缘层,覆盖该通道层与该重掺 杂半导体层;以及 回蚀刻该绝缘层。 9.如申请专利范围第8项所述之薄膜电晶体的制造 方法,其中回蚀刻该绝缘层之方法包括电浆乾式蚀 刻法。 10.如申请专利范围第8项所述之薄膜电晶体的制造 方法,其中回蚀刻该绝缘层更包括于该重掺杂半导 体层之部分侧壁上形成该绝缘间隙壁。 11.如申请专利范围第7项所述之薄膜电晶体的制造 方法,其中形成该源极电极与该汲极电极之步骤包 括: 于该基底上形成一金属层,覆盖该重掺杂半导体层 与该绝缘间隙壁;以及 定义该金属层,以于该通道层相对两侧之上方分别 形成该源极电极与该汲极电极。 12.如申请专利范围第7项所述之薄膜电晶体的制造 方法,其中该绝缘间隙壁之材质包括氧化矽、氮化 矽、含氧氮化矽、氧化铝或氮化铝。 13.如申请专利范围第7项所述之薄膜电晶体的制造 方法,其中该重掺杂半导体层之材质包括非晶矽、 微晶矽或多晶矽。 14.如申请专利范围第7项所述之薄膜电晶体的制造 方法,其中该重掺杂半导体层包括n+非晶矽层。 15.如申请专利范围第7项所述之薄膜电晶体的制造 方法,其中该通道层之材质包括非晶矽、微晶矽或 多晶矽。 图式简单说明: 图1A~1E分别绘示为本发明之薄膜电晶体的制造方 法流程图。 图2绘示为本发明一较佳实施例之薄膜电晶体的上 视图。 |
