发明名称 |
预处理旧控制状态的数字伺服系统 |
摘要 |
本发明涉及一种数字伺服系统的方法和配置,所述数字伺服系统预处理旧控制状态以便缩短处理延迟,这提高了控制环的稳定性并且/或者允许快速伺服信号处理,从而提高了整体伺服控制性能。该伺服系统的数字信号处理器存储先前计算的控制滤波器状态(Isa、Dsa、Dsb),以用于根据当前输入值(xe(n))进行的数字信号处理器输出值(ye(n))的计算,并且在基于所述当前输入值(xe(n))计算控制滤波器状态(Isa、Dsa、Dsb)之前,提供数字信号处理器输出值(ye(n))。本发明例如可应用于光盘驱动器中的快速数字伺服系统。 |
申请公布号 |
CN1892846A |
申请公布日期 |
2007.01.10 |
申请号 |
CN200610094521.3 |
申请日期 |
2006.06.09 |
申请人 |
汤姆森特许公司 |
发明人 |
斯蒂芬·金梅尔曼 |
分类号 |
G11B7/09(2006.01);G11B20/10(2006.01) |
主分类号 |
G11B7/09(2006.01) |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
吕晓章;李晓舒 |
主权项 |
1.一种具有控制状态预处理的数字伺服系统,包括:-伺服信号处理单元(SPU),-伺服部件,由所述伺服信号处理单元(SPU)控制,-模数转换器(ADC),接收指示与所述伺服部件的目标的偏差的检测器信号(Phds),并且向伺服信号处理单元(SPU)提供表示所述偏差的样本(TES、FES),-所述伺服信号处理单元(SPU)的数字信号处理器(DSP),-其特征在于-对于每个新接收的样本(TES、FES),所述数字信号处理器(DSP)被适配用于:-基于新接收的样本(TES、FES)和所存储的滤波器状态(Isa、Dsa、Dsb)计算数字信号处理器输出值(TACT、FACT);-在计算和存储用于下一个接收的样本(TES、FES)的新滤波器状态(Isa、Dsa、Dsb)之前,提供所计算的数字信号处理器输出值(TACT、FACT)作为数字信号处理器的输出;-在接收下一个接收的样本(TES、FES)之前,计算和存储用于它的新滤波器状态(Isa、Dsa、Dsb)。 |
地址 |
法国布洛涅 |