半导体记忆装置

摘要

本发明是一种具有完全隐藏复新功能DRAM，在有效模态时，当进行资料之复新之情况，在对应之上位位址被指定之期间，选择分路(W0)之信号(RX0–1)在每1个循环成为「H」位准之后，重设成为「L」位准，在待用模态时，于进行资料之复新之情况，在对应之上位位址被指定之期间中，使选择分路(W0)之信号(RX0–1)维持「H」位准，不重设成为「L」位准。因此，可以减少待用电流。