半导体积体电路装置

摘要

本发明之半导体积体电路装置10系以钝化层14被覆切成矩形之半导体基板11上的元件形成区域12或金属布线层13而形成，其构成系在其四隅具有钝化层14形成于半导体基板11正上方之角隅非布线区部CC1。根据该种构成，可抑制因热应力造成钝化层上产生裂缝。