| 主权项 |
1.一种应用于平面显示器驱动控制之半导体元件 的制造方法,该方法包含: 提供一半导体底材,系具有一第一区域及一第二区 域; 形成一闸极介电层于该半导体底材上; 形成一导体层于该闸极介电层上; 选择性地去除一部分之该导体层,以形成一第一闸 极于该第一区域对应之该闸极介电层上,且该导体 层剩余的一部分系实质上覆盖于该第二区域上方; 掺杂一第一导电型之一第一掺杂质于该第一区域 内; 形成一间隙壁于该第一闸极之一侧壁; 掺杂该第一导电型之一第二掺杂质于该第一区域 内,以形成一第一型薄膜电晶体; 形成一图案化光阻层于该半导体底材上方,该图案 化光阻层定义一第二闸极于该第二区域对应之该 剩余导体层; 利用该图案化光阻层为罩幕,去除该第二区域对应 之该剩余导体层的一部份,以形成该第二闸极于该 第二区域对应之闸极介电层上; 掺杂一第二导电型掺杂质于该第二区域内,以形成 一第二型薄膜电晶体;以及 去除该图案化光阻层。 2.如申请专利范围第1项所述之方法,其中选择性地 去除一部分之该导体层以形成该第一闸极之步骤 包含: 形成一光阻层于该导体层上; 图案化该光阻层,使得该光阻层定义该第一闸极于 该第一区域对应之该导体层;以及 以该光阻层为罩幕,蚀刻该导体层以暴露出该闸极 介电层,使得该导体层之一第一部份系形成该第一 闸极,且该导体层之一第二部份系实质上覆盖于该 第二区域上方。 3.如申请专利范围第1项所述之方法,其中掺杂该第 一导电型之第一掺杂质之步骤包含:以该第一闸极 及该剩余导体层为罩幕,离子植入一第一n型掺杂 质于该第一区域内,以形成至少一轻掺杂区域。 4.如申请专利范围第3项所述之方法,其中掺杂该第 一导电型之第二掺杂质之步骤包含:以该第一闸极 、该间隙壁及该剩余导体层为罩幕,离子植入一第 二n型掺杂质于该第一区域内,以形成至少一重掺 杂区域,且该重掺杂区域系与该轻掺杂区域一部分 重叠。 5.如申请专利范围第1项所述之方法,其中该第一导 电型之第一掺杂质及该第一导电型之第二掺杂质 系为两种掺杂质。 6.如申请专利范围第1项所述之方法,其中该第一导 电型之第一掺杂质及该第一导电型之第二掺杂质 系为同一种掺杂质。 7.如申请专利范围第6项所述之方法,其中该第二导 电型掺杂质系为p型掺杂质。 8.如申请专利范围第6项所述之方法,其中掺杂该第 二导电型掺杂质之步骤包含:以该第二闸极及该图 案化光阻层为罩幕,离子植入p型之掺杂质于该第 二区域内,以形成至少一掺杂区域。 9.如申请专利范围第1项所述之方法,其中形成该间 隙壁之步骤包含: 形成一共形介电层于该半导体底材上方;以及 非等向性蚀刻该共形介电层,以形成该间隙壁于该 第一闸极之侧壁。 10.如申请专利范围第1项所述之方法,其中该闸极 介电层系由一氮化矽层、一氧化矽层及其混合层 所选出。 11.一种形成半导体元件的方法,该半导体元件包含 一n型薄膜电晶体及一p型薄膜电晶体,且该n型薄膜 电晶体具一轻掺杂汲极,该方法包含: 提供一半导体底材,系具有一第一区域及一第二区 域; 形成一闸极介电层于该半导体底材上; 形成一导体层于该闸极介电层上; 选择性地去除一部分之该导体层,以暴露该闸极介 电层,使得该导体层之一第一部分系形成一第一闸 极于该第一区域对应之该闸极介电层上,且该导体 层之一第二部分系实质上位于该第二区域上方; 以该第一闸极为罩幕,掺杂一第一n型掺杂质于该 半导体底材之第一区域内,以形成一轻掺杂区域; 形成一共形介电层于该半导体底材上方; 蚀刻该共形介电层,以形成一间隙壁于该第一闸极 之一侧壁; 以该间隙壁及该第一闸极为罩幕,掺杂一第二n型 掺杂质于该第一区域内,以形成一重掺杂区域,且 该重掺杂区域系与该轻掺杂区域一部分重叠,以形 成该具轻掺杂汲极之n型薄膜电晶体; 形成一图案化光阻层于该半导体底材上方,该图案 化光阻层定义一第二闸极于该第二区域对应之该 导体层; 利用该图案化光阻层为罩幕,去除该第二区域对应 之该导体层一部份,以形成该第二闸极于该第二区 域对应之闸极介电层上; 利用该图案化光阻层及该第二闸极为罩幕,掺杂一 p型掺杂质于该第二区域内,以形成该p型薄膜电晶 体;以及 去除该图案化光阻层。 12.如申请专利范围第11项所述之方法,其中该第一n 型掺杂质及该第二n型之掺杂质系为两种掺杂质。 13.如申请专利范围第11项所述之方法,其中该第一n 型掺杂质及该第二n型之掺杂质系为同一种掺杂质 。 14.如申请专利范围第11项所述之方法,其中该闸极 介电层系由一氮化矽层、一氧化矽层及其混合层 所选出。 图式简单说明: 图1系本发明之实施例形成导体层之剖面图; 图2系本发明之实施例形成定义第一闸极之光阻层 之剖面图; 图3系本发明之实施例形成第一闸极之剖面图; 图4系本发明之实施例植入第一n型离子之剖面图; 图5系本发明之实施例形成共形介电层之剖面图; 图6系本发明之实施例植入第二n型离子之剖面图; 图7系本发明之实施例形成定一第二闸极之光阻层 之剖面图; 图8系本发明之实施例植入p型离子之剖面图;以及 图9系本发明之实施例形成具n型及p型薄膜电晶体 之半导体元件之剖面图。 |
