| 主权项 |
1.一种半导体装置,其特征在于具备: 基体; 第一膜,其系设置于前述基体之上者; 绝缘层,其系设置在前述第一膜之上之由低介电常 数材料所组成者; 保护层,其系于贯通前述绝缘层及前述第一膜而到 达前述基体之孔之侧壁,以包覆前述绝缘层之方式 设置,比前述低介电常数材料致密者;及 导电部,其系填充前述孔者。 2.如请求项1之半导体装置,其中前述保护层系在使 贯通前述绝缘层及前述第一膜而到达前述基体之 孔贯通之前,在前述第一膜存在之状态,以藉由利 用电浆于前述孔之底部溅镀前述第一膜,以便包覆 前述孔之侧壁之前述绝缘膜之方式形成。 3.如请求项1之半导体装置,其中进一步具备第二膜 ,其系设置于前述绝缘层之上,藉由与前述第一膜 同质之材料所形成者。 4.如请求项1之半导体装置,其中前述第一膜系以选 自由氧化矽(SiOx)、氮化矽(SiNx)、碳化矽(SiCx)、碳 氧化矽(SiCxOy)及碳氮化矽(SiCxNy)所组成之群中之任 一者为主成分。 5.如请求项1之半导体装置,其中前述低介电常数材 料系以含有甲基之矽氧化物、含有氢基之矽氧化 物及有机聚合物中之至少任一者为主成分。 6.一种半导体装置,其特征在于具备: 基体; 第一膜,其系设置于前述基体之上者; 绝缘层,其系设置在前述第一膜之上之由低介电常 数材料所组成者; 保护层,其系于贯通前述绝缘层及前述第一膜而到 达前述基体之孔之侧壁,以包覆前述绝缘层之方式 设置,含有前述第一膜所含且前述低介电常数材料 所不含之元素者;及 导电部,其系填充前述孔者。 7.如请求项6之半导体装置,其中前述保护层系在使 贯通前述绝缘层及前述第一膜而到达前述基体之 孔贯通之前,在前述第一膜存在之状态,以藉由利 用电浆于前述孔之底部溅镀前述第一膜,以便包覆 前述孔之侧壁之前述绝缘膜之方式形成。 8.如请求项6之半导体装置,其中进一步具备第二膜 ,其系设置于前述绝缘层之上,藉由与前述第一膜 同质之材料所形成者。 9.如请求项6之半导体装置,其中前述第一膜系以选 自由氧化矽(SiOx)、氮化矽(SiNx)、碳化矽(SiCx)、碳 氧化矽(SiCxOy)及碳氮化矽(SiCxNy)所组成之群中之任 一者为主成分。 10.如请求项6之半导体装置,其中前述低介电常数 材料系以含有甲基之矽氧化物、含有氢基之矽氧 化物及有机聚合物中之至少任一者为主成分。 11.一种半导体装置之制造方法,其特征在于具备以 下工序: 于基体上形成第一膜之工序; 于前述第一膜之上形成由低介电常数材料所组成 之绝缘层之工序; 形成贯通前述绝缘层而到达前述第一膜之孔之工 序; 藉由电浆溅镀露出于前述孔之底部之前述第一膜, 于前述孔之侧壁形成保护层之工序;及 藉由导电性材料填充前述孔之工序。 12.如请求项11之半导体装置之制造方法,其中前述 电浆系采用选自由氩(Ar)、氢(H2)及氮(N2)所组成之 群中之至少任一气体所形成。 13.如请求项11之半导体装置之制造方法,其中前述 第一膜系以选自由氧化矽(SiOx)、氮化矽(SiNx)、碳 化矽(siCx)、碳氧化矽(SiCxOy)及碳氮化矽(SiCxNy)所组 成之群中之任一者为主成分。 14.如请求项11之半导体装置之制造方法,其中前述 低介电常数材料系以含有甲基之矽氧化物、含有 氢基之矽氧化物及有机聚合物中之至少任一者为 主成分。 15.如请求项11之半导体装置之制造方法,其中前述 保护膜比前述低介电常数材料致密。 16.一种半导体装置之制造方法,其特征在于具备以 下工序: 于基体上形成第一膜之工序; 于前述第一膜之上形成由低介电常数材料所组成 之绝缘层之工序; 于前述绝缘层之上形成第二膜之工序; 形成贯通前述第二膜及前述绝缘层而到达前述第 一膜之孔之工序; 藉由电浆溅镀露出于前述孔之底部之前述第一膜, 于前述孔之侧壁形成保护层之工序;及 藉由导电性材料填充前述孔之工序。 17.如请求项16之半导体装置之制造方法,其中前述 第二膜系由与前述第一膜同质之材料所组成。 18.如请求项16之半导体装置之制造方法,其中前述 电浆系采用选自由氩(Ar)、氢(H2)及氮(N2)所组成之 群中之至少任一气体所形成。 19.如请求项16之半导体装置之制造方法,其中前述 第一膜系以选自由氧化矽(SiOx)、氮化矽(SiNx)、碳 化矽(SiCx)、碳氧化矽(SiCxOy)及碳氮化矽(SiCxNy)所组 成之群中之任一者为主成分。 20.如请求项16之半导体装置之制造方法,其中前述 低介电常数材料系以含有甲基之矽氧化物、含有 氢基之矽氧化物及有机聚合物中之至少任一者为 主成分。 图式简单说明: 图1系例示关于本发明之实施型态之半导体装置之 要部剖面构造之模式图。 图2系表示关于本发明之实施型态之半导体装置之 制造方法之要部之流程图。 图3(a)~(c)系表示本发明之实施型态之制造方法之 要部之工序剖面图。 图4(a)~(c)系表示本发明之实施型态之制造方法之 要部之工序剖面图。 图5(a)~(c)系表示本发明之实施例之半导体装置之 制造方法之工序剖面图。 图6(a)、(b)系表示本发明之实施例之半导体装置之 制造方法之工序剖面图。 图7(a)、(b)系表示本发明之实施例之半导体装置之 制造方法之工序剖面图。 图8系例示由本发明所制造之半导体装置之要部剖 面构造之模式图。 |
