| 主权项 |
1.一种提供一低闸极引发漏(GIDL)电流之金属氧化 半导体场效应电晶体(MOSFET)装置,包含: 一源极扩散区域、一汲极扩散区域,以及一中间闸 极; 该中间闸极包含一中间闸极导体、一左侧翼闸极 导体,以及一右侧翼闸极导体,其中每一该左侧翼 闸极导体以及右侧翼闸极导体与该中间闸极导体 以一绝缘及扩散障蔽薄层分隔。 2.如专利申请范围第1项所述之MOSFET装置,其中该中 间闸极导体之左及右侧向边缘与该源极扩散区域 以及该汲极扩散区域之一重叠。 3.如专利申请范围第1项所述之MOSFET装置,其中该左 及右侧翼闸极导体之左及右侧向边缘与该源极扩 散区域以及该汲极扩散区域之一重叠。 4.如专利申请范围第1项所述之MOSFET装置,其中该中 间闸极导体以及左及右侧翼闸极导体藉由一上方 之金属侧壁导电层固定(strap)在一起。 5.如专利申请范围第1项所述之MOSFET装置,其中于该 左及右侧翼闸极导体下方之一闸极绝缘体之厚度 较该中间导体下方之一闸极绝缘体之厚度厚。 6.如专利申请范围第1项所述之MOSFET装置,更包含左 及右金属侧壁间隙壁延该中间闸极导体之左及右 侧壁形成,以防止一整流接面(rectifying junction)形成 于该中间闸极导体与该左及右侧翼闸极导体之间 。 7.如专利申请范围第6项所述之MOSFET装置,其中该左 及右金属侧壁间隙壁与该中间闸极导体藉由一导 电性扩散障蔽层而分隔。 8.如专利申请范围第1项所述之MOSFET装置,包含一 NMOSFET装置,其中每一该左侧翼导体以及该侧翼闸 极导体系由N+多晶矽形成。 9.如专利申请范围第1项所述之MOSFET装置,包含一 PMOSFET装置,其中每一该左侧翼导体以及该侧翼闸 极导体系由P+多晶矽形成。 10.如专利申请范围第1项所述之MOSFET装置,其中该 中间闸导体由P+多晶矽形成,以形成一高Vt(临界电 压)之NMOSFET。 11.如专利申请范围第1项所述之MOSFET装置,其中该 中间闸导体由N+多晶矽形成,以形成一低Vt(临界电 压)之NMOSFET。 12.如专利申请范围第1项所述之MOSFET装置,其中该 中间闸导体由N+多晶矽形成,以形成一高Vt(临界电 压)之PMOSFET。 13.如专利申请范围第1项所述之MOSFET装置,其中该 中间闸导体由P+多晶矽形成,以形成一低Vt(临界电 压)之PMOSFET。 14.如专利申请范围第1项所述之MOSFET装置,其中该 左及右金属侧壁间隙壁与该中间闸极导体藉由一 导电性扩散障蔽层而分隔。 15.如专利申请范围第1项所述之MOSFET装置,其中该 中间闸导体由P+多晶矽形成,以形成一低Vt(临界电 压)之PMOSFET。 16.一种制造一低闸极引发漏(GIDL)电流MOSFET装置之 方法,包含: 形成一平板(offset)膜于一图案化中间闸极导体之 垂直表面并围绕底材区域; 沉积一导电性扩散障蔽于该中间闸极导体之侧壁 上; 形成金属间隙壁于覆盖在该中间闸极导体之侧壁 上之该导电性扩散障蔽; 剥离该平板膜以形成悬吊之金属间隙壁于底切区 域(undercut regions)上; 氧化位在该悬吊之金属间隙壁下方之该中间闸极 导体,以防止一整流接面形成于该中间闸极导体以 及随后形成之该左及右侧翼闸极导体之间; 沉积一多晶矽层以填满位在该悬吊之金属间隙壁 下方之该底切区域; 藉由一等向性蚀刻移除该多晶矽层,然而于该悬吊 之金属间隙壁下方之该底切区域留下该多晶矽层, 以形成左及右侧翼闸极导体。 17.如专利申请范围第16项所述之方法,其中于该移 除步骤后,形成源及汲极延伸/晕圈(halo)以及间隙 壁,并之后形成自行对准矽化物(salicide)于导体上 。 18.如专利申请范围第16项所述之方法,其中该图案 化中间闸极导体之形成系藉由沉积多晶矽于一底 材上,并被一闸极介电材料覆盖,之后图案化该中 间闸极导体系藉由微影以及反应性离子蚀刻制程 。 19.如专利申请范围第16项所述之方法,更包含使用 一非等向性介电材料沉积以形成该平板膜于该图 案化中间闸极导之垂直表面以及围绕底材区域。 20.如专利申请范围第16项所述之方法,更包含形成 掺杂多晶矽之该中间闸极导体以及该左及右侧翼 闸极导体。 图式简单说明: 图1-9揭露一按照本发明之低闸极引发汲极漏电流 金属氧化半导体场效应电晶体装置之制造方法。 图1说明于MOSFET闸极电极多晶矽沉积藉由一般微影 以及RIE制程图案化后之结构。 图2说明于使用一非等向性介电材料沉积如HDP形成 一平板膜于垂直表面后之结构。 图3说明沉积一导电性扩散障蔽(即WN、TiN),以及延 PC侧壁形成一金属化间隙壁,如CVD W/WN间隙壁,之后 之结构。 图4说明于平板膜HDP介电材料被剥离以形成悬吊之 间隙壁后之结构。 图5说明于多晶矽以及矽底材选择性地于W金属间 隙壁氧化后之结构。 图6说明于沉积一薄LPCVD(低压化学气相沉积)多晶 矽并填满W间隙壁下方之底切区域形成之凹痕后之 结构。 图7揭示以一等向性蚀刻(如一带状蚀刻)将薄LPCVD 矽自场区域移除,而留下于侧壁凹槽内之薄LPCVD矽 后之结构。 图8揭示经一般制程,包含离子植入形成S/D延伸/晕 圈以及间隙壁后之结构。 图9揭示以一般制程形成自行对准矽化物后之装置 。 |
