发明名称 时钟产生电路及时钟产生方法
摘要 本发明提供一种用于产生展频时钟、且进行参考时钟信号与输出时钟信号的高速且准确的相位控制之时钟产生电路,该电路系由压缩电路所组成,以及一种产生该时钟之方法。展频时钟产生电路系设有相位比较器单元,其就相位差而言可比较该参考时钟信号与该内部时钟信号,且依据比较结果来输出控制电流;用来产生输出时钟信号之时钟产生单元;用来输出控制电流的相位差信号调变单元;以及依据该控制电流来延迟该输出时钟,且输出该内部时钟信号用之延迟单元。
申请公布号 TW200701650 申请公布日期 2007.01.01
申请号 TW094139885 申请日期 2005.11.14
申请人 富士通股份有限公司 发明人 山本绅一;冈田浩司;田中正博
分类号 H03L7/081(2006.01);H03K5/00(2006.01) 主分类号 H03L7/081(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本