| 主权项 |
1.一种将一呈水平及/或垂直方向之原始影像画面 转换并产生一目标影像画面的方法,该原始影像画 面系以一输入画面速率被接收,该原始影像画面包 含多条具有多个原始画素资料的原始扫描线,该目 标影像画面系以一输出画面速率被输出,该目标影 像画面包含多条具有多个目标画素资料的目标扫 描线,该方法包含下列步骤: (a)以一第一时脉信号或一资料正确信号(CLK_src)接 收该原始影像画面中的多个原始画素资料; (b)以一第二时脉信号(CLK_dst)产生一预估的原始水 平同步信号(HSYNC_src'); (c)在水平及/或垂直方向调整该原始影像画面,以 产生代表该目标影像画面的多个目标画素资料;以 及 (d)以一调整后的第二时脉信号提供代表该目标影 像画面的多个目标画素资料; 其中为使输入画面及输出画面的速率之比例大致 维持不变,该调整后的第二时脉信号具有一平均时 脉周期。 2.如申请专利范围第l项所述之方法,其中该原始影 像画面包含多个预先决定的原始视讯参数,并且该 原始影像画面系由一对应的原始视讯信号中撷取 所得,在接收该原始视讯信号后,该方法检查该原 始视讯信号并监别该原始视讯信号所属的视讯信 号规范。 3.如申请专利范围第2项所述之方法,其中该等原始 视讯参数系一原始画面速率(Ftotal_src)、一原始垂 直长度(Vtotal_src)以及一原始水平长度(Htotal_src),该 原始垂直长度系表示在一原始影像画面中原始扫 描线的数量,该原始水平长度系表示在一原始扫描 线中原始画素资料的数量。 4.如申请专利范围第3项所述之方法,其中当原始视 讯信号所属的视讯信号规范被监定为NTSC、PAL、 HDTV、VGA或其他特定视讯格式其中之一,并且该原 始画面速率系每秒Ftotal_src个画面,该原始垂直长 度系每个画面有Vtotal_src条扫描线,该原始水平长 度系每条扫描线有CLK_src/(Ftotal_src*Vtotal_src)个画素 。 5.如申请专利范围第3项所述之方法,其中该目标影 像画面包含多个预先决定的目标视讯参数,例如由 一目标画面速率(Ftotal_dst)、一目标垂直长度(Vtotal _dst)以及一目标水平长度(Htotal_dst)中选出的参数 组合,该目标垂直长度系表示在一目标影像画面中 目标扫描线的数量,该目标水平长度系表示在一目 标扫描线中目标画素资料的数量。 6.如申请专利范围第5项所述之方法,进一步包含下 列步骤: 由原始视讯信号中接收一原始水平同步信号(HSYNC_ src),或藉着将一第一系数除以该第一时脉信号或 该资料正确信号(CLK_src)以产生该原始水平同步信 号(HSYNC_src),其中该第一系数系该原始水平长度( Htotal_src);以及 将一第二系数除以该第二时脉信号(CLK_dst)以产生 一预估的原始水平同步信号(HSYNC_src'),其中该第二 系数系(Htotal_dst*Vtotal_dst *Ftotal_dst)/(Vtotal_src* Ftotal _src)。 7.如申请专利范围第6项所述之方法,进一步包含下 列步骤: 比较该预估的原始水平同步信号(HSYNC_src')和该原 始水平同步信号(HSYNC_src),以得到一相位差(t_src) ;以及 利用该得到的相位差(t_src)调整该第二时脉信号 (CLK_dst)的时脉周期,以将该得到的相位差(t_src) 最小化。 8.如申请专利范围第7项所述之方法,其中该得到的 相位差(t_src)被输入一锁相回路以产生该调整后 的第二时脉信号(New CLK_dst),该调整后的第二时脉 信号个(New CLK_dst)进一步被回授为该第二系数的除 数,用以产生该预估的原始水平同步信号(HSYNC_src') 。 9.如申请专利范围第8项所述之方法,其中系以该调 整后的第二时脉信号提供该调整后的水平同步信 号(HSYNC_dst)与该调整后的垂直同步信号(VSYNC_dst)。 10.如申请专利范围第1项所述之方法,其中根据该 调整后的水平同步信号(HSYNC_dst)和该调整后的垂 直同步信号(VSYNC_dst),进一步针对该原始影像画面 的原始画素资料执行一垂直插补程序及/或一水平 插补程序以产生该目标影像画面的目标画素资料 。 11.一种将一呈水平及/或垂直方向之原始影像画面 转换并产生一目标影像画面的系统,该原始影像画 面系以一输入画面速率被接收,该原始影像画面包 含多条具有多个原始画素资料的原始扫描线,该目 标影像画面系以一输出画面速率被输出,该目标影 像画面包含多条具有多个目标画素资料的目标扫 描线,该系统包含: 一第一定时信号产生器(Timing generator),该第一定时 信号产生器系以一第一时脉信号或一资料正确信 号(CLK_src)接收该原始影像画面中的多个原始画素 资料,藉以产生一原始水平同步信号(HSYNC_src); 一第二定时信号产生器,该第二定时信号产生器系 利用一第二时脉信号(CLK_dst)产生一预估的原始水 平同步信号(HSYNC_src');以及 一影像调整器(Image scaler),该调整器系利用一调整 后的第二时脉信号在水平及/或垂直方向调整该原 始影像画面,以产生代表该目标影像画面的多个目 标画素资料; 其中为使输入画面及输出画面的速率之比例大致 维持不变,该调整后的第二时脉信号具有一平均时 脉周期。 12.如申请专利范围第11项所述之系统,其中该原始 影像画面包含多个预先决定的原始视讯参数,并且 该原始影像画面系由一对应的原始视讯信号中撷 取所得,在接收该原始视讯信号后,一视讯标准检 查器被用以检查该原始视讯信号并监别该原始视 讯信号所属的特定视讯信号标准。 13.如申请专利范围第12项所述之系统,其中该等原 始视讯参数系一原始画面速率(Ftotal_src)、一原始 垂直长度(Vtotal_src)以及一原始水平长度(Htotal_src), 该原始垂直长度系表示在一原始影像画面中原始 扫描线的数量,该原始水平长度系表示在一原始扫 描线中原始画素资料的数量。 14.如申请专利范围第13项所述之系统,其中当原始 视讯信号所属的视讯信号规范被监定为NTSC、RAL、 HDTV、VGA或其他特定视讯格式其中之一,并且该原 始画面速率系每秒Ftotal_src个画面,该原始垂直长 度系每个画面有Vtotal_src条扫描线,该原始水平长 度系每条扫描线有CLK_src/(Ftotal_src*Vtotal_src)个画素 。 15.如申请专利范围第13项所述之系统,其中该目标 影像画面包含多个预先决定的目标视讯参数,例如 由一目标画面速率(Ftotal_dst)、一目标垂直长度( Vtotal_dst)以及一目标水平长度(Htotal_dst)中选出的 参数组合,该目标垂直长度系表示在一目标影像画 面中目标扫描线的数量,该目标水平长度系表示在 一目标扫描线中目标画素资料的数量。 16.如申请专利范围第15项所述之系统,进一步包含: 一第一除法器,该第一除法器将一第一系数除以该 第一时脉信号(CLK_src)以产生一原始水平同步信号( HSYNC_src),其中该第一系数系该原始水平长度(Htotal_ src);以及 一第二除法器,该第二除法器将一第二系数除以该 第二时脉信号(CLK_dst)以产生一预估的原始水平同 步信号(HSYNC_src'),其中该第二系数系(Htotal_dst*Vtotal _dst* Ftotal_dst)/(Vtotal_src*Ftotal_src)。 17.如申请专利范围第16项所述之系统,进一步包含: 一相位频率侦测器(Phase frequeney deteetor, PFD),该相 位频率侦测器系用以比较该预估的原始水平同步 信号(HSYNC_src')和该原始水平同步信号(HSYNC_src),以 得到一相位差(t_src);以及 一锁相回路(Phase locked loop, PLL),该锁相回路系利用 该得到的相位差(t_src)调整该第二时脉信号(CLK_ dst)的时脉周期,以产生该调整后的第二时脉信号( New CLK_dst)。 18.如申请专利范围第17项所述之系统,其中该调整 后的第二时脉信号(New CL_dst)进一步被回授至该第 二除法器作为该第二系数的除数,将该得到的相位 差(t_src)最小化,以产生该预估的原始水平同步 信号(HSYNC_src')。 19.如申请专利范围第18项所述之系统,其中该系统 进一步包含一时间控制器(Time controller),该时间控 制器系用以接收该调整后的第二时脉信号,以输出 该调整后的水平同步信号(HSYNC_dst)与该调整后的 垂直同步信号(VSYNC_dst)。 20.如申请专利范围第11项所述之系统,进一步包含: 一记忆体,该记忆体系用以接收并储存该多个原始 画素资料; 一列缓冲器(Line buffer),该列缓冲器系用以暂时性 地储存目前由该记忆体输出的原始扫描线之原始 画素资料; 一垂直插补器(Vertical interpolator),该垂直插补器系 用以调整垂直方向的原始影像画面之原始画素资 料;以及 一水平插补器(Horizontal interpolator),该水平插补器 系用以调整水平方向的原始影像画面之原始画素 资料。 图式简单说明: 图一系绘示根据本发明之一较佳具体实施例之格 式转换系统的信号流程图。 图二系绘示根据该实施例之格式转换系统的方块 图。 图三系绘示该初始的目标水平同步信号(HSYNC_dst) 、该预估的原始水平同步信号(HSYNC_src')、该初始 的原始水平同步信号(HSYNC_src)以及该调整后的目 标水平同步信号(adjusted HSYNC_dst)之时序图。 图四系绘示根据本发明之时脉调整器的方块图。 |
