| 主权项 |
1.一种深接面结构形成方法,包括: 提供一半导体基底,其具有第一导电性; 在该半导体基板上形成一罩幕结构,以露出该半导 体基底的一既定区,该罩幕结构包括一闸极层、一 硬式罩幕层位于该闸极层上、及一光阻层局部覆 盖该半导体基底、该闸极层及该硬式罩幕层,其中 该硬式罩幕层的厚度大于350埃;以及 利用该罩幕结构进行离子植入,以在该半导体基底 的该既定区中形成一具有第二导电性之掺杂区,该 离子植入能量大于70 keV。 2.如申请专利范围第1项所述之深接面结构形成方 法,其中该掺杂区系作为一影像感测单元之光感区 。 3.如申请专利范围第1项所述之深接面结构形成方 法,其中该掺杂区系作为一记忆单元之储存节点区 。 4.如申请专利范围第1项所述之深接面结构形成方 法,其中该半导体基底之该既定区系邻近于该闸极 层,且该掺杂区系自对准于该闸极层。 5.如申请专利范围第1项所述之深接面结构形成方 法,其中该闸极层包括复晶矽。 6.如申请专利范围第1项所述之深接面结构形成方 法,其中该硬式罩幕层包括氮氧化矽(SiON)或氮氧化 矽基(SiON-based)材料。 7.如申请专利范围第1项所述之深接面结构形成方 法,其中该硬式罩幕层系作为图案化该闸极层之抗 反射层。 8.如申请专利范围第1项所述之深接面结构形成方 法,其中该硬式罩幕层的厚度在350至500埃的范围。 9.如申请专利范围第1项所述之深接面结构形成方 法,其中该硬式罩幕层的厚度在800至900埃的范围。 10.如申请专利范围第1项所述之深接面结构形成方 法,其中该硬式罩幕层的厚度在2000至2500埃的范围 。 11.一种影像感测单元之光感区形成方法,包括: 提供一半导体基底,其具有第一导电性; 在该半导体基板上形成一闸极介电层; 在该闸极介电层上形成一闸极层及堆叠于上方的 一硬式罩幕层,其中该硬式罩幕层系作为图案化该 闸极层的抗反射层且其厚度厚度大于350埃; 形成一光阻层,以局部覆盖该半导体基底、该闸极 层及该硬式罩幕层而露出该半导体基底的一既定 光感区;以及 进行离子植入,以在该半导体基底的该既定光感区 中形成一具有第二导电性之掺杂区,该离子植入能 量大于70 keV。 12.如申请专利范围第11项所述之影像感测单元之 光感区形成方法,其中该半导体基底之该既定区系 邻近于该闸极层,且该掺杂区系自对准于该闸极层 。 13.如申请专利范围第11项所述之影像感测单元之 光感区形成方法,其中该闸极层包括复晶矽。 14.如申请专利范围第11项所述之影像感测单元之 光感区形成方法,其中该硬式罩幕层包括氮氧化矽 (SiON)或氮氧化矽基(SiON-based)材料。 15.如申请专利范围第11项所述之影像感测单元之 光感区形成方法,其中该硬式罩幕层的厚度在350至 500埃的范围。 16.如申请专利范围第11项所述之影像感测单元之 光感区形成方法,其中该硬式罩幕层的厚度在800至 900埃的范围。 17.如申请专利范围第11项所述之影像感测单元之 光感区形成方法,其中该硬式罩幕层的厚度在2000 至2500埃的范围。 18.一种记忆单元之储存节点形成方法,包括: 提供一半导体基底,其具有第一导电性; 在该半导体基板上形成一闸极介电层; 在该闸极介电层上形成一闸极层及堆叠于上方的 一硬式罩幕层,其中该硬式罩幕层系作为图案化该 闸极层的抗反射层且其厚度厚度大于350埃; 形成一光阻层,以局部覆盖该半导体基底、该闸极 层及该硬式罩幕层而露出该半导体基底的一既定 储存节点区;以及 进行离子植入,以在该半导体基底的该既定储存节 点区中形成一具有第二导电性之掺杂区,该离子植 入能量大于70 keV。 19.如申请专利范围第18项所述之记忆单元之储存 节点形成方法,其中该半导体基底之该既定区系邻 近于该闸极层,且该掺杂区系自对准于该闸极层。 20.如申请专利范围第18项所述之记忆单元之储存 节点形成方法,其中该硬式罩幕层包括氧氧化矽( SiON)或氮氧化矽基(SiON-based)材料。 图式简单说明: 第1A至1B图系绘示出根据本发明实施例之用于形成 深接面结构的自对准高能植入制程剖面示意图。 第2图系绘示出根据本发明实施例之用于形成铰接 光电二极体(pinned photodiode)深n型井的自对准高能 植入制程剖面示意图。 第3图系绘示出根据本发明实施例之用以在沟槽隔 离下方改善型光电二极体中形成双重扩散源极区 的自对准高能植入制程剖面示意图。 |
