发明名称 半导体记忆体
摘要 一个振荡器周期性地产生一个更新要求讯号。一个储存电路响应于该更新要求讯号来把一个储存值改变一个预定值且响应于一个更新运作来使该储存值退回”1”。一个储存控制电路,当一个状态侦测电路侦测一个半导体记忆体之运作状态的改变时,增加或者减少该储存电路使用的该预定值。一个更新决定电路输出数目是对应于该储存值的更新讯号直到该储存值返回到一个初始值为止。这使得要在没有改变该振荡器的振荡周期下根据该运作状态的改变来改变该等更新运作的频率是有可能的。在没有该振荡器的不必要振荡下,要降低该半导体记忆体的待机电流是有可能的。
申请公布号 TW200643954 申请公布日期 2006.12.16
申请号 TW094136867 申请日期 2005.10.21
申请人 富士通股份有限公司 发明人 奥山好明
分类号 G11C11/406(2006.01) 主分类号 G11C11/406(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本