半导体元件之制造方法

摘要

本发明系提供一种半导体元件的制造方法，其系包括提供一具有嵌壁式闸极(recessedgates)与深沟槽电容元件于其中之基底，其暴露出嵌壁式闸极之突出部(protrusions)与深沟槽电容元件之上部(upperportions)，且于上部及突出部之侧壁形成间隙壁，并于间隙壁间之间隙形成一导电材料之埋入层(buriedportions)，另对基底、间隙壁、及埋入层进行图案化以形成平行之浅沟槽结构进而定义主动区，接着，于浅沟槽结构内形成一介电材料层，而其中部分埋入层可作为埋入式位元线插塞(buriedcontacts)；以及形成一穿过嵌壁式闸极之字元线，其中字元线系包括局部重叠覆盖于嵌壁式闸极上，且重叠覆盖部分之宽度乃小于嵌壁式闸极之宽度。