半导体布局架构

摘要

一种半导体布局架构，适用于静电放电防护电路。第一区域包括用来当做矽控制整流器之装置。第二区域包括用来当作触发源之装置，以提供触发电流来导通矽控制整流器而于发生静电放电事件时，将静电放电电荷释放。第一区域系与第二区域相邻，且第一区域以及第二区域之间并没有设置或电性连接任何电阻区，因此当发生静电放电事件时，可增加流入矽控制整流器的触发电流。